JPS64872B2 - - Google Patents
Info
- Publication number
- JPS64872B2 JPS64872B2 JP57185711A JP18571182A JPS64872B2 JP S64872 B2 JPS64872 B2 JP S64872B2 JP 57185711 A JP57185711 A JP 57185711A JP 18571182 A JP18571182 A JP 18571182A JP S64872 B2 JPS64872 B2 JP S64872B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- noise
- adder
- phase
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010363 phase shift Effects 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、たとえばビデオテープレコーダの
ような磁気記録再生装置のノイズキヤンセラーと
して有効な位相合わせ装置に関する。
ような磁気記録再生装置のノイズキヤンセラーと
して有効な位相合わせ装置に関する。
一般にビデオテープレコーダのような磁気記録
再生装置においては、記録，再生時のテープ・ヘ
ツド系においてノイズが発生し、これが再生信号
に重畳されてＳ／Ｎが低下することが知られてい
る。ノイズとしては、変調ノイズ、摺動ノイズ、
ヘツドインピーダンスノイズなどがあげられる。
この種のノイズを低減するために、従来のビデオ
テープレコーダでは、再生信号に対して第１図に
示すようなノイズキヤンセル回路が用いられてい
る。
再生装置においては、記録，再生時のテープ・ヘ
ツド系においてノイズが発生し、これが再生信号
に重畳されてＳ／Ｎが低下することが知られてい
る。ノイズとしては、変調ノイズ、摺動ノイズ、
ヘツドインピーダンスノイズなどがあげられる。
この種のノイズを低減するために、従来のビデオ
テープレコーダでは、再生信号に対して第１図に
示すようなノイズキヤンセル回路が用いられてい
る。
第１図において、再生輝度信号は、入力端子１
１を介してハイパスフイルタ１２及び遅延回路１
５に入力される。ノイズを含む再生信号は、遅延
回路１５を通つて加算器１６の一方の端子に入力
される。ハイパスフイルタ１２に入力した輝度信
号からは、高域成分が抽出され、これはさらに増
幅器１３、リミツタ回路１４に入力される。この
リミツタ回路１４からは、ノイズ成分がとりださ
れ、位相反転器１８で位相反転されたのち、加算
器１６の他方の端子に入力される。従つて、加算
器１６からは、ノイズの除去された再生信号が出
力され、出力端子１７に導かれる。ここで遅延回
路１５は、ノイズ分離経路側との時間合わせを行
うために用いられている。つまり、ノイズ分離経
路で分離されたノイズと、遅延回路１５を通つて
きたノイズとの位相合わせが行なわれる。
１を介してハイパスフイルタ１２及び遅延回路１
５に入力される。ノイズを含む再生信号は、遅延
回路１５を通つて加算器１６の一方の端子に入力
される。ハイパスフイルタ１２に入力した輝度信
号からは、高域成分が抽出され、これはさらに増
幅器１３、リミツタ回路１４に入力される。この
リミツタ回路１４からは、ノイズ成分がとりださ
れ、位相反転器１８で位相反転されたのち、加算
器１６の他方の端子に入力される。従つて、加算
器１６からは、ノイズの除去された再生信号が出
力され、出力端子１７に導かれる。ここで遅延回
路１５は、ノイズ分離経路側との時間合わせを行
うために用いられている。つまり、ノイズ分離経
路で分離されたノイズと、遅延回路１５を通つて
きたノイズとの位相合わせが行なわれる。
〔背景技術の問題点〕
上記したノイズキヤンセル装置において、前記
遅延回路１５は、通常はコンデンサ、抵抗による
いわゆるCR回路によつて構成されている。この
ような構成の遅延回路であると、部品点数の増加
が伴い、また、集積化する際にコンデンサを内蔵
しなければならず、チツプ面積を増大化してしま
うという問題がある。
遅延回路１５は、通常はコンデンサ、抵抗による
いわゆるCR回路によつて構成されている。この
ような構成の遅延回路であると、部品点数の増加
が伴い、また、集積化する際にコンデンサを内蔵
しなければならず、チツプ面積を増大化してしま
うという問題がある。
この発明は上記の事情に鑑みてなされたもの
で、主信号のルートに上記したような遅延回路を
設けることなく、ノイズ等の特定の信号の抽出側
のハイパスフイルタと増幅器との移相量が相殺関
係となるように設計し、小形化、集積回路（IC）
化に好適する位相合わせ装置を提供することを目
的とする。
で、主信号のルートに上記したような遅延回路を
設けることなく、ノイズ等の特定の信号の抽出側
のハイパスフイルタと増幅器との移相量が相殺関
係となるように設計し、小形化、集積回路（IC）
化に好適する位相合わせ装置を提供することを目
的とする。
この発明は、例えば第２図の実施例にて概略的
に示すと、ハイパスフイルタ２４による特定の角
周波数信号の位相進み、及び集積化された差動増
幅器２５の位相遅れを利用して上記の目的を達成
するようにしたものである。
に示すと、ハイパスフイルタ２４による特定の角
周波数信号の位相進み、及び集積化された差動増
幅器２５の位相遅れを利用して上記の目的を達成
するようにしたものである。
以下この発明の実施例を図面を参照して説明す
る。第２図において、入力端子２１には、広帯域
信号つまり再生輝度信号が入力されるもので、こ
の信号は加算器２２の一方の入力端及びハイパス
フイルタ２４に入力される。ハイパスフイルタ２
４は、コンデンサＣ１と抵抗Ｒ１により構成さ
れ、このハイパスフイルタ２４の出力は、カツプ
リングコンデンサＣ２を介して差動増幅器２５に
入力される。差動増幅器２５は、トランジスタＱ
１〜Ｑ４、抵抗Ｒ２〜Ｒ７、電流源I0，I1，I2に
よつて構成されている。そして、この差動増幅器
２５から出力された出力ｇ１，ｇ２は、ユミツタ
２６に入力される。そして、リミツタ２６の出力
が位相反転器２７を介して前記加算器２２の他方
の入力端子に加えられる。加算器２２の出力は、
出力端子２３に導出される。
る。第２図において、入力端子２１には、広帯域
信号つまり再生輝度信号が入力されるもので、こ
の信号は加算器２２の一方の入力端及びハイパス
フイルタ２４に入力される。ハイパスフイルタ２
４は、コンデンサＣ１と抵抗Ｒ１により構成さ
れ、このハイパスフイルタ２４の出力は、カツプ
リングコンデンサＣ２を介して差動増幅器２５に
入力される。差動増幅器２５は、トランジスタＱ
１〜Ｑ４、抵抗Ｒ２〜Ｒ７、電流源I0，I1，I2に
よつて構成されている。そして、この差動増幅器
２５から出力された出力ｇ１，ｇ２は、ユミツタ
２６に入力される。そして、リミツタ２６の出力
が位相反転器２７を介して前記加算器２２の他方
の入力端子に加えられる。加算器２２の出力は、
出力端子２３に導出される。
この発明の一実施例は上記の如く構成され、従
来の如く、主信号ライン（入力端子２１と加算器
２２の一方の入力端子間）に遅延回路を設ける必
要が無い。
来の如く、主信号ライン（入力端子２１と加算器
２２の一方の入力端子間）に遅延回路を設ける必
要が無い。
まず、ハイパスフイルタ２４の入出力端子間
移相量を計算してみる。ここで C1≪C2，R1≪R6として伝達関数H(〓)求める
と、 H(〓)＝R1／（R1＋１／jωC1） ……(1) となる。そして、入出力の位相差θ1は、 θ1＝argH(〓) ＝tan-1（−１／ωR1C1） ……(2) となる。
移相量を計算してみる。ここで C1≪C2，R1≪R6として伝達関数H(〓)求める
と、 H(〓)＝R1／（R1＋１／jωC1） ……(1) となる。そして、入出力の位相差θ1は、 θ1＝argH(〓) ＝tan-1（−１／ωR1C1） ……(2) となる。
次に、差動増幅器２５の移相量について考え
る。集積回路においては、トランジスタのコレ
クタ・ベース間にCcbの容量が寄生し、コレク
タ・サブストレート間にCcsの容量が寄生する。
（第３図はトランジスタＱ２を例示したもので
ある。）次に、トランジスタＱ２のベースは、
トランジスタＱ１のエミツタフオロア接続によ
る低インピーダンスドライブ部になつているた
め、交流的には、非常に低インピーダンスとな
つている。そのため、差動増幅器２５の出力端
においてＲ２，CcdおよびCcs又はＲ３，Ccb，
Ccsから成る積分回路を構成している。
る。集積回路においては、トランジスタのコレ
クタ・ベース間にCcbの容量が寄生し、コレク
タ・サブストレート間にCcsの容量が寄生する。
（第３図はトランジスタＱ２を例示したもので
ある。）次に、トランジスタＱ２のベースは、
トランジスタＱ１のエミツタフオロア接続によ
る低インピーダンスドライブ部になつているた
め、交流的には、非常に低インピーダンスとな
つている。そのため、差動増幅器２５の出力端
においてＲ２，CcdおよびCcs又はＲ３，Ccb，
Ccsから成る積分回路を構成している。
ここで、リミツタ２６の入力インピーダンス
は充分大きいものとして、第３図のコレクタに
付く積分器の伝達関数G(〓)を求めると、 G(〓)＝R2 ／｛１／R2＋jω（Ccb＋Ccs）｝ ……(3) ここで、Ccb，Ccsはトランジスタによつて決
まるものである。
は充分大きいものとして、第３図のコレクタに
付く積分器の伝達関数G(〓)を求めると、 G(〓)＝R2 ／｛１／R2＋jω（Ccb＋Ccs）｝ ……(3) ここで、Ccb，Ccsはトランジスタによつて決
まるものである。
次にこの積分器による位相差θ２を求める
と、 θ2＝arg G(〓) ＝tan-1｛ωR2（Ccb＋Ccs）｝ ……(4) となる。
と、 θ2＝arg G(〓) ＝tan-1｛ωR2（Ccb＋Ccs）｝ ……(4) となる。
ここで、ハイパスフイルタ２４では、位相の
進みが得られ、差動増幅器２５では、位相の遅
れが得られる。従つて、θ1＋θ2＝０となれば、
位相ずれは無いことになる。従つて、式(2)の値
を式(4)の値と等しくすれば、 １／ωR1C1＝ωR2（Ccb＋Ccs） ……(5) 但し R2＝R3 となり、各定数が式(5)の関係になれば目的を達
成できる。つまり、ハイパスフイルタ２４に要
求される特性（コンデンサＣ１，抵抗Ｒ１によ
る）が与えられれば、式(5)の関係から、差動増
幅器２５の抵抗Ｒ２，Ｒ３の値を決定すること
ができる。このとき、ノイズ成分を正弦波の連
続スペクトルと考えれば角周波数ωを最も除去
したいノイズの周波数に合わせればよい。さら
に、差動増幅器２５の利得及び動作点は、抵抗
Ｒ４，Ｒ５及び電流源I0によつて任意に設定で
きる。第５図乃至第７図は、この発明の他の実
施例である。先の式(5)において、抵抗Ｒ２，Ｒ
３の値を決定したとき、その値が大きくなりす
ぎて、IC設計上無理が生じるようなとき（IC
内に設けられる抵抗の値には限度がある）に対
処した例である。即ち、第４図に示すように、
抵抗Ｒ２，Ｒ３に並列にコンデンサＣ３，Ｃ４
を接続したり、第５図に示すように、トランジ
スタＱ２，Ｑ３のコレクタ間にコンデンサＣ５
を接続したり、又、第６図に示すように、トラ
ンジスタＱ２，Ｑ３の各コレクタと基準接地電
位間にコンデンサＣ６，Ｃ７を接続することに
よつて抵抗Ｒ２，Ｒ３の値を小さく設計するこ
とができる。
進みが得られ、差動増幅器２５では、位相の遅
れが得られる。従つて、θ1＋θ2＝０となれば、
位相ずれは無いことになる。従つて、式(2)の値
を式(4)の値と等しくすれば、 １／ωR1C1＝ωR2（Ccb＋Ccs） ……(5) 但し R2＝R3 となり、各定数が式(5)の関係になれば目的を達
成できる。つまり、ハイパスフイルタ２４に要
求される特性（コンデンサＣ１，抵抗Ｒ１によ
る）が与えられれば、式(5)の関係から、差動増
幅器２５の抵抗Ｒ２，Ｒ３の値を決定すること
ができる。このとき、ノイズ成分を正弦波の連
続スペクトルと考えれば角周波数ωを最も除去
したいノイズの周波数に合わせればよい。さら
に、差動増幅器２５の利得及び動作点は、抵抗
Ｒ４，Ｒ５及び電流源I0によつて任意に設定で
きる。第５図乃至第７図は、この発明の他の実
施例である。先の式(5)において、抵抗Ｒ２，Ｒ
３の値を決定したとき、その値が大きくなりす
ぎて、IC設計上無理が生じるようなとき（IC
内に設けられる抵抗の値には限度がある）に対
処した例である。即ち、第４図に示すように、
抵抗Ｒ２，Ｒ３に並列にコンデンサＣ３，Ｃ４
を接続したり、第５図に示すように、トランジ
スタＱ２，Ｑ３のコレクタ間にコンデンサＣ５
を接続したり、又、第６図に示すように、トラ
ンジスタＱ２，Ｑ３の各コレクタと基準接地電
位間にコンデンサＣ６，Ｃ７を接続することに
よつて抵抗Ｒ２，Ｒ３の値を小さく設計するこ
とができる。
しかし、この場合においてもCcb，Ccsを利用し
ているためＣ３〜Ｃ５のコンデンサの値は小さく
選べチツプ面積の増加も小さい。
ているためＣ３〜Ｃ５のコンデンサの値は小さく
選べチツプ面積の増加も小さい。
なお他の部分は、第２図の回路と同じであるか
ら同一符号を附して説明は省略する。
ら同一符号を附して説明は省略する。
上記の説明は、ビデオテープレコーダにおける
再生輝度信号のノイズキヤンセラーとして説明し
たが、この発明は、主信号経路に遅延回路を用い
ることなく、特定の角周波数信号分離経路で分離
された特定の角周波数信号と、主信号中の特定の
角周波数信号との位相が加算器２２で一致するよ
うに処理するところに要部がある。従つて、ノイ
ズキヤンセルのみならず、他の特定信号のキヤン
セル、あるいは反転器２７を用いずに特定信号の
強調用として用いることができる。
再生輝度信号のノイズキヤンセラーとして説明し
たが、この発明は、主信号経路に遅延回路を用い
ることなく、特定の角周波数信号分離経路で分離
された特定の角周波数信号と、主信号中の特定の
角周波数信号との位相が加算器２２で一致するよ
うに処理するところに要部がある。従つて、ノイ
ズキヤンセルのみならず、他の特定信号のキヤン
セル、あるいは反転器２７を用いずに特定信号の
強調用として用いることができる。
上記したように、この発明は、主信号のルート
に遅延回路を設ける必要を無くして、集積化、部
品数低減化を図り、かつ、前記主信号中の特定の
角周波数信号の分離を行つた際、この分離した特
定の角周波数信号と、主信号ルートの特定の角周
波数信号との位相を合わせることのできる位相合
わせ装置を提供することができる。
に遅延回路を設ける必要を無くして、集積化、部
品数低減化を図り、かつ、前記主信号中の特定の
角周波数信号の分離を行つた際、この分離した特
定の角周波数信号と、主信号ルートの特定の角周
波数信号との位相を合わせることのできる位相合
わせ装置を提供することができる。
第１図は従来のノイズキヤンセル回路を示す回
路構成図、第２図はこの発明の一実施例を示す回
路図、第３図は第２図の回路の動作を説明するの
に示した等価回路図、第４図，第５図，第６図は
それぞれこの発明の他の実施例を示す回路図であ
る。 ２１…入力端子、２２…加算器、２４…ハイパ
スフイルタ、２５…差動増幅器、２６…リミツ
タ、Ｑ１〜Ｑ４…トランジスタ。
路構成図、第２図はこの発明の一実施例を示す回
路図、第３図は第２図の回路の動作を説明するの
に示した等価回路図、第４図，第５図，第６図は
それぞれこの発明の他の実施例を示す回路図であ
る。 ２１…入力端子、２２…加算器、２４…ハイパ
スフイルタ、２５…差動増幅器、２６…リミツ
タ、Ｑ１〜Ｑ４…トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 入力端子を介して広帯域信号が一方の入力端
に加えられる加算器又は減算器と、 前記入力端子を介して前記広帯域信号が入力さ
れるハイパスフイルタと、 前記ハイパスフイルタの出力が入力され、特定
の角周波数の信号の移相量が、前記ハイパスフイ
ルタによる進み位相分だけ遅れ位相となるように
設定された増幅器と、 この増幅器及び前記ハイパスフイルタにより分
離された前記特定の角周波数の信号を前記加算器
又は減算器の他方の入力端に加える手段とを具備
し、 前記入力端子から前記加算器に直接入力する前
記広帯域信号中の前記特定の角周波数の信号と、
前記増幅器の経路に分離された特定の角周波数の
信号との位相が前記加算器又は減算器において一
致するように構成したことを特徴とする位相合わ
せ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185711A JPS5974786A (ja) | 1982-10-22 | 1982-10-22 | 位相合わせ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185711A JPS5974786A (ja) | 1982-10-22 | 1982-10-22 | 位相合わせ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5974786A JPS5974786A (ja) | 1984-04-27 |
| JPS64872B2 true JPS64872B2 (ja) | 1989-01-09 |
Family
ID=16175515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57185711A Granted JPS5974786A (ja) | 1982-10-22 | 1982-10-22 | 位相合わせ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5974786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020116000A1 (ja) * | 2018-12-03 | 2020-06-11 | 陸史 小関 | 運動器具 |
-
1982
- 1982-10-22 JP JP57185711A patent/JPS5974786A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020116000A1 (ja) * | 2018-12-03 | 2020-06-11 | 陸史 小関 | 運動器具 |
| US11745052B2 (en) | 2018-12-03 | 2023-09-05 | Takashi Ozeki | Exercise equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5974786A (ja) | 1984-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63157515A (ja) | フィルター回路 | |
| JPH0132566B2 (ja) | ||
| JPS64872B2 (ja) | ||
| JPH06101664B2 (ja) | 再生波形等化回路 | |
| US4303889A (en) | Filter circuit | |
| KR930003009Y1 (ko) | 귀환영 엠파시스 회로 | |
| JP3151376B2 (ja) | フィルタ回路 | |
| JPH0220170B2 (ja) | ||
| JPS639683B2 (ja) | ||
| JP3054579B2 (ja) | Ｖｔｒのイコライザ回路 | |
| JPH0380369B2 (ja) | ||
| JPH0238483Y2 (ja) | ||
| JP2964588B2 (ja) | イコライザ兼ローパスフィルタ | |
| JPS62285588A (ja) | 等化回路装置 | |
| JPH0325052B2 (ja) | ||
| JPH0131838B2 (ja) | ||
| JPS6179314A (ja) | 振幅制限器 | |
| JPS60223317A (ja) | フイルタ集積回路 | |
| JPS61108216A (ja) | 振幅制限装置 | |
| JPS61242430A (ja) | 非対称信号伝送システム | |
| JPH0677760A (ja) | フィルタ回路の自動周波数調整回路 | |
| JPH058604B2 (ja) | ||
| JPH0326183A (ja) | 映像信号の記録再生装置 | |
| JPH0754883B2 (ja) | Ｆｍ復調回路 | |
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 |