JPS6393281A - マルチストロボ再生回路 - Google Patents
マルチストロボ再生回路Info
- Publication number
- JPS6393281A JPS6393281A JP23977386A JP23977386A JPS6393281A JP S6393281 A JPS6393281 A JP S6393281A JP 23977386 A JP23977386 A JP 23977386A JP 23977386 A JP23977386 A JP 23977386A JP S6393281 A JPS6393281 A JP S6393281A
- Authority
- JP
- Japan
- Prior art keywords
- field memory
- circuit
- address
- stroboscopic
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 22
- 230000000881 depressing effect Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ1 産業上の利用分野
本発明は、nフィールド毎の静止画像をm1個の表示エ
リアに縮小表示する所謂マルチストロボ再生回路の改良
に関する。
リアに縮小表示する所謂マルチストロボ再生回路の改良
に関する。
呻)従来の技術
フィールドメモリヲ有効利用する方法として一定時間毎
の静止画像一個分を同一画面に縮小表示して画面の動き
を確認する方法が1例えば特開昭56−51172号公
報(HQ4N5/44)や実開昭61−577号公報(
HO4N5/45)L:開示されている。
の静止画像一個分を同一画面に縮小表示して画面の動き
を確認する方法が1例えば特開昭56−51172号公
報(HQ4N5/44)や実開昭61−577号公報(
HO4N5/45)L:開示されている。
これらの技術は、ストロボ再生指令釦の手動操作によっ
て発せられるストロボ再生指令出力の発生後::導出さ
れる映像信号をnフィールド毎I:m一個分サンプリン
グ記憶し m一個分の表示エリア;二組小表示している
。゛ l/−J 発明が解決しようとする問題点しかし1通
常使用者が確認したい画面は、ストロボ再生釦操作前の
画面であり、操作後の画面を予測してストロボ再生釦を
操作することは使用上不便である。
て発せられるストロボ再生指令出力の発生後::導出さ
れる映像信号をnフィールド毎I:m一個分サンプリン
グ記憶し m一個分の表示エリア;二組小表示している
。゛ l/−J 発明が解決しようとする問題点しかし1通
常使用者が確認したい画面は、ストロボ再生釦操作前の
画面であり、操作後の画面を予測してストロボ再生釦を
操作することは使用上不便である。
に)問題点を解決するための手段
そこで1本発明はストロボ再生釦操作前の画面を表示す
べ(、nフィールド毎に映像情報1画面分を17rn’
の情報密度で常時サンプリングするサンプリング手段と
、rr?個の表示エリア区二対応するフィールドメモリ
のアドレスに1画面分のサンプリング出力を循環的に記
憶せしめる書込制御手段と、ストロボ再往指令出力発生
後前記フィールドメモリを読出状態とする読出制御手段
と、前記フィールドメモリの読出出力に基づいて一個の
静止画偉を前記表示エリアC:縮表示する手段とを、そ
れぞれ配することを特徴とする。
べ(、nフィールド毎に映像情報1画面分を17rn’
の情報密度で常時サンプリングするサンプリング手段と
、rr?個の表示エリア区二対応するフィールドメモリ
のアドレスに1画面分のサンプリング出力を循環的に記
憶せしめる書込制御手段と、ストロボ再往指令出力発生
後前記フィールドメモリを読出状態とする読出制御手段
と、前記フィールドメモリの読出出力に基づいて一個の
静止画偉を前記表示エリアC:縮表示する手段とを、そ
れぞれ配することを特徴とする。
律)作 用
よって1本発明(二よれば、ストロボ再生釦を操作する
とストロボ再生指令出力発生前の静止画一個分が表示手
段の各エリア!−縮小表示される。
とストロボ再生指令出力発生前の静止画一個分が表示手
段の各エリア!−縮小表示される。
(へ)実施例
以下本発明を図示せる一実施例に従い説明する。
本実施例は、第2図ζ:図示する様に1画面を例えば9
(−5×3)個の表示エリアに分割し対応するフィール
ドメモリσ印の各アドレスに順C二1例えば8フイ一ル
ド周期でサンプリングした画面を循環的(:記憶せしめ
乍ら、ストロボ再生釦操作部I:於てサンプリングした
9画面を表示手段上に縮小表示するものである。
(−5×3)個の表示エリアに分割し対応するフィール
ドメモリσ印の各アドレスに順C二1例えば8フイ一ル
ド周期でサンプリングした画面を循環的(:記憶せしめ
乍ら、ストロボ再生釦操作部I:於てサンプリングした
9画面を表示手段上に縮小表示するものである。
まず本実施例C二於けるフィールドメモリα4Iは。
第2図より明らかな通り、水平方向1’:240(−3
X80 )サンプル垂直方向区二192に64X6)サ
ンプルの映像信号レベルを記憶するものであるが縮小表
示すべき一画面は水平方向に80サンプル垂直方向C二
6Afンプルをエリアを変更し乍ら記憶する必要がある
。従って、第1.第2゜!i83表示エリア(al )
CB−2)C60)に対応するアドレスにサンプリング
記憶をする場合(−は垂直アドレスを0;;プリセット
し、第4.185゜第6汲示エリア(!L 4 ) (
a 5 ) (a 6 ) lニサンプリング記憶をす
るときは垂直アドレスに64をプリセットし、第7.第
8.第9表示エリア(al)(as)(at)Cサンプ
リング記憶をするときは垂直アドレスC128をプリセ
ットする必要がある。また、第1.$4.第7表示エリ
ア(al)(a4)(al)lニーサンプリング記憶す
るときは水平アドレスt−0にプリセットし、第2゜m
5.i8表示エリア(&2)(!L5)(!’8)Cニ
サンプリング記憶するときは水平アドレスを80(−プ
リセットし、′ll!I5.第6.第9表示エリア(a
5)(a6)(at)にサンプリング記憶するときは水
平アドレス’ji−160にプリセットする必要がある
。そこで1本実施例では8フイールド毎にサンプリング
記憶される映像信号のアドレス七順に変更する必要があ
る。
X80 )サンプル垂直方向区二192に64X6)サ
ンプルの映像信号レベルを記憶するものであるが縮小表
示すべき一画面は水平方向に80サンプル垂直方向C二
6Afンプルをエリアを変更し乍ら記憶する必要がある
。従って、第1.第2゜!i83表示エリア(al )
CB−2)C60)に対応するアドレスにサンプリング
記憶をする場合(−は垂直アドレスを0;;プリセット
し、第4.185゜第6汲示エリア(!L 4 ) (
a 5 ) (a 6 ) lニサンプリング記憶をす
るときは垂直アドレスに64をプリセットし、第7.第
8.第9表示エリア(al)(as)(at)Cサンプ
リング記憶をするときは垂直アドレスC128をプリセ
ットする必要がある。また、第1.$4.第7表示エリ
ア(al)(a4)(al)lニーサンプリング記憶す
るときは水平アドレスt−0にプリセットし、第2゜m
5.i8表示エリア(&2)(!L5)(!’8)Cニ
サンプリング記憶するときは水平アドレスを80(−プ
リセットし、′ll!I5.第6.第9表示エリア(a
5)(a6)(at)にサンプリング記憶するときは水
平アドレス’ji−160にプリセットする必要がある
。そこで1本実施例では8フイールド毎にサンプリング
記憶される映像信号のアドレス七順に変更する必要があ
る。
まずサンプリングフィールドの決定は、第1゜第2分周
回路+ll+21とフィールドサンプリング回路(4)
によって為される。この′IA1分周回路(1)は垂直
同期信号(VlをH分周し、第2分周回路(2)は更(
二%分周出力をに分周して、A分周出力を形成している
。そこで、フィールドサンプリング回路(4)は。
回路+ll+21とフィールドサンプリング回路(4)
によって為される。この′IA1分周回路(1)は垂直
同期信号(VlをH分周し、第2分周回路(2)は更(
二%分周出力をに分周して、A分周出力を形成している
。そこで、フィールドサンプリング回路(4)は。
A分周出力の立下りl引:於ける局分局出力のハイレベ
ル期間1フイールド分をフィールドサンプリング出力と
して導出している。
ル期間1フイールド分をフィールドサンプリング出力と
して導出している。
サンプリング記録エリア(一対応するプリセット値の設
定は 971.1カクンタ(3)と、第し?J42エン
コード回路(51t911=よって為される。この第1
カウンタ(3)は、5A分周出力の立下りを計数して表
示エリア区二対応する計数値1〜9を計数している。第
1エンコード回路(5)は計数値1;応じて0164゜
128の何れかの値をプリセットしている。また第2ヱ
ンコード回路(9)はH[数値(コリじて0,80゜1
60の何れかの値をプリセットしている。
定は 971.1カクンタ(3)と、第し?J42エン
コード回路(51t911=よって為される。この第1
カウンタ(3)は、5A分周出力の立下りを計数して表
示エリア区二対応する計数値1〜9を計数している。第
1エンコード回路(5)は計数値1;応じて0164゜
128の何れかの値をプリセットしている。また第2ヱ
ンコード回路(9)はH[数値(コリじて0,80゜1
60の何れかの値をプリセットしている。
垂直書込アドレスを設定する第2カワンタ(7)は垂直
同期信号を第1遅延回路住引ユ入力して鳴られる′#I
J1遅延信号艦−同期して′#&1エンコード回路(5
)が設定するプリセット値をプリセットした後、水平同
期信号を第3分周回路に入力して得られるイ分周出力を
64個だけ計数して@直書込アドレスを指定している。
同期信号を第1遅延回路住引ユ入力して鳴られる′#I
J1遅延信号艦−同期して′#&1エンコード回路(5
)が設定するプリセット値をプリセットした後、水平同
期信号を第3分周回路に入力して得られるイ分周出力を
64個だけ計数して@直書込アドレスを指定している。
尚第1遅延信号は垂直同期信号を25)1程度遅延した
1言号でちる。
1言号でちる。
水平書込アドレスを指定する第3カフンタa31は。
第2エンコード回路(9)が設定するプリセット値をプ
リセットしている。このブリセットタイミンクは映像期
間のサンプリング開始タイミング(ニ一致せねばならず
、水平同期信号を第2遅延回路f81c入力して得られ
る第2遅延信号がプリセットパルスとして利用される。
リセットしている。このブリセットタイミンクは映像期
間のサンプリング開始タイミング(ニ一致せねばならず
、水平同期信号を第2遅延回路f81c入力して得られ
る第2遅延信号がプリセットパルスとして利用される。
プリセットの度に、2倍のカラチプキャリア周波数(二
相当するクロック信号(2faa)をイ分周する第4分
周回路(13の出力は、第3カウンタa3(−於て80
個分カウントされ。
相当するクロック信号(2faa)をイ分周する第4分
周回路(13の出力は、第3カウンタa3(−於て80
個分カウントされ。
水平書込アドレスの指定が為される。
この第4分周回路σ2の分局出力は映像信号のサンプリ
ングパルスとしてAD変換回路ant:も入力され書込
アドレスの変更(−同期してAD変換が為される。この
AD変換データは、フィールドメモリ(let二人力さ
れるが、このフィールドメモリ(1Gはストロボ再生指
令出力が発生する前1ニフイールドサンプリング出力を
通過せしめる書込指令回路(1Gの出力によってのみ書
込状態となる。従ってフィールドサンプリング出力が発
生しているフィールドの映像信号は9画面分循環的にフ
ィールドメモリ響:記憶され続ける。
ングパルスとしてAD変換回路ant:も入力され書込
アドレスの変更(−同期してAD変換が為される。この
AD変換データは、フィールドメモリ(let二人力さ
れるが、このフィールドメモリ(1Gはストロボ再生指
令出力が発生する前1ニフイールドサンプリング出力を
通過せしめる書込指令回路(1Gの出力によってのみ書
込状態となる。従ってフィールドサンプリング出力が発
生しているフィールドの映像信号は9画面分循環的にフ
ィールドメモリ響:記憶され続ける。
一方読出(−必要な読出アドレスは、i4.m5カウン
タ任苅eにより形成される。第5カワンタσeはvI2
I2遅延信号上ってリセットされる度(ニクロクク信号
を240個づつ計数して水平読出アドレスを指定してい
る。また第4カクンタa5は%第1遅延信号【;よって
リセットされ、水平同期信号を計数すること(二より垂
直読出アドレスを形成している。
タ任苅eにより形成される。第5カワンタσeはvI2
I2遅延信号上ってリセットされる度(ニクロクク信号
を240個づつ計数して水平読出アドレスを指定してい
る。また第4カクンタa5は%第1遅延信号【;よって
リセットされ、水平同期信号を計数すること(二より垂
直読出アドレスを形成している。
ストロボ再生はストロボ再生釦の押圧(−よって発生す
るハイレベルのストロボ再生指令出力ζ;より開始され
るが、このストロボ再生指令出力は。
るハイレベルのストロボ再生指令出力ζ;より開始され
るが、このストロボ再生指令出力は。
書込指令回路αQの出力の発生を阻止し、アドレス切換
回路a引;入力されて読出アドレスを読出状態のフィー
ルドメモリ(1611−供給する。その結果記憶されて
いるAD変換データが順に高速で読出されDA¥換回路
(17)I:、入力される。DA変換回路(1ηは読出
データ(DA変換データ)をクロック信号に同期してア
ナログ化している。得られるアナログ信号は、映像処理
回路α■二於て同期信号を付加されて標準テレビジョン
信号C:変換され、ストロボ再生指令比カニ:より開方
されるゲーhcaを介して本来の映像信号(二代えてテ
レビジョン受像機!−入力される。
回路a引;入力されて読出アドレスを読出状態のフィー
ルドメモリ(1611−供給する。その結果記憶されて
いるAD変換データが順に高速で読出されDA¥換回路
(17)I:、入力される。DA変換回路(1ηは読出
データ(DA変換データ)をクロック信号に同期してア
ナログ化している。得られるアナログ信号は、映像処理
回路α■二於て同期信号を付加されて標準テレビジョン
信号C:変換され、ストロボ再生指令比カニ:より開方
されるゲーhcaを介して本来の映像信号(二代えてテ
レビジョン受像機!−入力される。
(ト)発明の効果
よって本発明(−よればストロボ再生操作前の映像信号
m一個分が同一画面上セ縮小表示され、マルチストロボ
再生が為されるため、従来例(−比し非常に使い勝手が
艮い。
m一個分が同一画面上セ縮小表示され、マルチストロボ
再生が為されるため、従来例(−比し非常に使い勝手が
艮い。
第1図は本発明の一実施例を示す回路ブロック図、第2
図は同実施例の表示態様説明図をそれぞれ示す。 顛・・・フィールドメモリ、aII・・・AD変換回路
、α4・・・アドレス切換回路。
図は同実施例の表示態様説明図をそれぞれ示す。 顛・・・フィールドメモリ、aII・・・AD変換回路
、α4・・・アドレス切換回路。
Claims (1)
- (1)映像情報1画面分を記憶するフィールドメモリと
、 n(nは2以上の整数)フィールド毎の映像情報1画面
分を1/m^2(mは2以上の整数)の情報密度で常時
サンプリングするサンプリング手段とm^2個の表示エ
リアに対応する前記フィールドメモリのアドレスに、画
面分のアップリング出力を循環的に記憶せしめる書込制
御手段と、 ストロボ再生指令出力の発生に基づき前記フィールドメ
モリを読出状態とする読出制御手段と、前記フィールド
メモリの読出出力に基づいて一個の静止画像を前記表示
エリアに縮小表示する表示手段とを、 それぞれ配して成るマルチストロボ再生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23977386A JPS6393281A (ja) | 1986-10-08 | 1986-10-08 | マルチストロボ再生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23977386A JPS6393281A (ja) | 1986-10-08 | 1986-10-08 | マルチストロボ再生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6393281A true JPS6393281A (ja) | 1988-04-23 |
Family
ID=17049688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23977386A Pending JPS6393281A (ja) | 1986-10-08 | 1986-10-08 | マルチストロボ再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6393281A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01320873A (ja) * | 1988-06-22 | 1989-12-26 | Sony Corp | テレビジョン受像機 |
JPH039580U (ja) * | 1989-06-09 | 1991-01-29 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61205080A (ja) * | 1985-03-08 | 1986-09-11 | Sharp Corp | 静止画装置 |
-
1986
- 1986-10-08 JP JP23977386A patent/JPS6393281A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61205080A (ja) * | 1985-03-08 | 1986-09-11 | Sharp Corp | 静止画装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01320873A (ja) * | 1988-06-22 | 1989-12-26 | Sony Corp | テレビジョン受像機 |
JPH039580U (ja) * | 1989-06-09 | 1991-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930007065B1 (ko) | 전자카메라시스템에 있어서 재생시 화면편집장치 | |
JP2928803B2 (ja) | テレビジョン画像表示装置 | |
JPH05199500A (ja) | フォーマット変換器 | |
JPH01264381A (ja) | 画像処理装置 | |
JPS6393281A (ja) | マルチストロボ再生回路 | |
JPS63123284A (ja) | テレビジヨン受像機 | |
JPS60264176A (ja) | 画像蓄積装置 | |
JPH05236375A (ja) | 表示装置 | |
JPS6367083A (ja) | 映像縮小表示回路 | |
KR910007394B1 (ko) | 다중화면 발생장치의 메모리 기록용 로우 어드레스 발생회로 | |
JPS61131974A (ja) | 画像処理装置 | |
KR0157483B1 (ko) | 와이드 텔레비젼에서의 수평압축 표시 회로 | |
JP2001333391A (ja) | 映像表示装置 | |
KR910006031Y1 (ko) | 디지탈 영상처리 시스템에서 정지화면의 프레임 및 필드 메모리 선택회로 | |
JPS62269482A (ja) | 画像処理装置 | |
JPS63242069A (ja) | 映像信号処理回路 | |
JPH0738806A (ja) | 信号切換装置 | |
JPS61223988A (ja) | 画像処理装置 | |
JPS62198287A (ja) | 映像信号の変換回路 | |
JPH01248879A (ja) | アドレス制御回路 | |
JPH0379165A (ja) | 同期信号発生回路 | |
JPH05236434A (ja) | ビデオ走査周波数変換装置 | |
JPH05336489A (ja) | アドバンスド・ブラックバースト信号発生方法と回路 | |
JPS62107582A (ja) | 映像信号記憶装置 | |
JPS585785A (ja) | 表示制御回路 |