JPS639286A - シエ−デイング補正装置及びシエ−デイング補正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はシェーディング補正装置及びシェーディング補
正方法に関し、特に異なる飽和特性の信号系について、
高精度のシェーディング補正が簡単な構成でかつ容易に
行えるシェーディング補正装置及びシェーディング補正
方法に関する。

［従来の技術］ 一般に、光源には輝度むらがあり、ＣＣＤイメージセン
サ等の受光素子には感光むらがある。

従って、多値画像を読み取る場合にはシェーディング補
正が必要になる。

第５図は従来のＣＣＤイメージセンサの信号処理回路図
、第６図は第５図の回路で白色原稿を読み取った時の１
ライン分の読取信号を示す図である。本来、白色原稿を
読み取った際のデータとしては同一レベルのものが得ら
れるはすである。しかし、実際には第６図のようにＣＣ
Ｄ　１ラインの読取信号レベルにむらを生じる。その原
因としては、光源の照光むら、ＣＣＤ　（アレイセンサ
）の各素子感度のばらつき、その他外光むら等がある。

しかし、これらの原因は一旦光学系が定まれば装置固有
のものであり、短い期間にはあまり変動しない。そこで
、従来は以下のようなシェーディング補正をしていた。

第５図において、最初はスイッチＳＷの端子をＡ側にた
おしてシェーディング補正データを求める。即ち、白色
原稿を読み取ったＣＣＤ　（アレーセンサ）１０の走査
読取信号ＡＶｉはアンプ（ＡＭＰ）１１で増幅された後
、Ａ／Ｄ変換器１４てディジタルデータに変換される。

該データＶｓは演算制御部２３の制御下でＣＣＤの各読
取出力と同期がとられ、例えばＣＣＤ２０４８素子分の
読取データＶｓは補正メモリ１７に蓄えられる。次に演
算制御部２３は各読取データＶｓと所定値ＶＣとの比ｋ
　＝　Ｖ　ｃ　／　Ｖ　ｓとを取ってシェーディング補
正データｋを求め、補正メモリ１７に再格納する。原稿
読取時はスイッチＳＷの端子をＢ側にだおし、各シェー
ディング補正データｋをＣＣＤイメージセンサ１０から
の画像データＶｉに同期して読み出し、これを乗算器２
０で読取信号Ｖｉに乗算することでシェーディング（階
調むらの）補正を行う。この場合に、Ａ／Ｄ変換器１４
は例えばＯＶから２■までを２５６階調に変換する素子
であるため、Ａ／Ｄ変換器１４への入力が２■以内にお
さまる様に前段のＡＭＰＩＩでゲインを調節する。

しかし、従来方式ではＡ／Ｄ変換後のディジタルデータ
Ｖｉに対して乗算を行うため、画像信号ＡＶｉの量子化
誤差も乗算されてしまう。通常ｋ〉１であるから量子化
誤差も増幅される。また、ＡＭＰＩＩのゲインは、通常
、階調むらを考慮してＡ／Ｄ変換器１４への人力が２■
以上にならないように低め（例えば１．５Ｖ）に設定さ
れる。

従って、Ａ／Ｄ変換後の階調数が少なくなり、それに対
してシェーディング補正をした場合、まるめ誤差ができ
る欠点があった。

第４図は従来のＲ，Ｇ、Ｂ色分解フィルタ（−１カラー
ＣＯＤイメージセンサの信号処理回路を示す図、第３図
は第４図の回路で白色原稿を読み取った時の１ライン分
のカラー読取信号を示す図である。ＣＣＤカラーイメー
ジセンサ１００のフィルタとしてＲ，Ｇ、Ｂ色分解フィ
ルタを用いるこ゛とは色分解性能を上げることで効果的
であるが、）イルタの透過性、光源の分光分布等のため
、例えはＲ，Ｇ、８画像出力の各飽和レベルは第３図の
ようになってしまう。例えばＲ信号系の略飽和レベルは
５００ｍＶ、Ｇ信号系の略飽和レベルは４００ｍＶ、Ｂ
信号系の略飽和レベルは３００ｍＶである。先に述べた
様に、Ａ／Ｄ変換器１４〜１６へ信号人力する際は２ｖ
以内にしなければならないから、仮にＡＭＰ１１〜１３
を同一ゲインにしてかつ信号系の最大値を２Ｖ以内にお
さめると、Ｒ画像信号の飽和レベルはＢ画像信号の飽和
レベルの約１．７（６もあるので、Ｂ画像信号の階調性
が相対的に低下してしまう。そこで、従来は第４図に示
すようにＣＣＤの各Ｒ，Ｇ、Ｂ出力に対して異るゲイン
のＡＭＰＩＩ〜１３を設けていた。しかし、この様な構
成をとることは同じ処理回路を３つ設けることになり、
調整煩雑、回路規模拡大の欠点があった。

［発明が解決しようとする問題点］ 本発明は上述した従来技術の欠点に鑑みてなされたもの
であって、その目的とする所は、カラー画像データをア
ナログ段階でシェーディング補正を行うことにより、高
精度の補正が行なえるシェーディング補正装置を提供す
ることにある。

本発明の他の目的は、飽和特性が異なる信号系のシェー
ディング補正も容易に行えるシェーディング補正方法を
提供することにある。

［問題点を解決するための手段］ 本発明のシェーディング補正装置は上記目的を達成する
ため、各色データ別にシェーディング補正用データを記
憶するメモリと、前記メモリから読み出したシェーディ
ング補正用データに従って増幅度を変化させる各色毎に
設けられたアナログ増幅手段と、前記アナログ増幅手段
出力の信、号をディジタル変換するＡ／Ｄ変換手段を備
える。

また本発明のシェーディング補正方法は上記目的を達成
するため、信号系の略飽和レベルの増幅出力が所定値に
なるように増幅手段のゲインを各色毎に設定する工程と
、該設定ゲインで前記信号系の基準濃度信号を各色毎に
読み取る工程と、該読み取った基準濃度信号によりシェ
ーディング補正用データを各色毎に求める工程と、前記
設定ゲインと該求めたシェーディング補正用データに基
づき前記増幅手段の補正ゲインを各色毎に設定する工程
と、該設定した補正ゲインに基づき各色毎にシェーディ
ング補正をする工程を備える。

［作用］ かかる構成において、メモリは予め検出して求めたシェ
ーディング補正用データを各色毎に記憶している。原稿
読取りの際は、アナログ増幅手段は前記メモリから読み
出したシェーディング補正用データに従って各色毎に増
幅度を変化させ、アナログ段階でシェーディング補正を
する。次にＡ／ｐ変換手段はアナログ増幅手段出力の信
号をディジタル変換する。従って、量子化誤差がおさえ
られる。また飽和特性の異なる信号系を処理する場合で
も、各出力レベルを揃えるようにしてシェーディング補
正できる。

［実施例］ 以下、添付図面に従って本発明の実施例を詳細に説明す
る。

第１図は実施例のシェーディング補正装置のブロック、
構成図である。図において、ｌはＲＧＢの色分解信号を
出力するＣＣＤカラーイメ＝オセンサ、２はアナログ増
幅器（ＡＭＰ）−，３はデジタル設定値Ｇｓ又はＧｓ’
によりアナログ人力信号ＡＶｓ　（Ｒ，Ｇ、Ｂ）又はＡ
Ｖｉ　　（Ｒ，ＧＢ）の増幅レベルを変える乗算型Ｄ／
Ａ変換器、４はＡ／Ｄ変換器、５は乗算型Ｄ／Ａ変換器
３のゲイン調整用データＧｓ又はシェーディング補正用
データＧｓ′を記憶する補正メモリ（ＲＡＭ）、６はデ
ータの流れを制御し、シェーディング補正用データＧｓ
’を演算する演算制御部である。

白色原稿読取時のＣＣＤ　１のＲ，Ｇ、Ｂ出力は第３図
に示すものと同一とする。そこでＡＭＰ２のゲインを可
変抵抗ＶＲで調整して７倍にとる。

従って、ＡＭＰ２の増幅後の各信号は略３．５■（Ｒ）
、２．８Ｖ　（Ｇ）、２．ＩＶ　（Ｂ）である。また白
色原稿を読み取ったときの乗算型Ａ／Ｄ変換器３への入
力端子をＡＶ’ｓ　（Ｒ，Ｇ、Ｂ）とすると、乗算型Ａ
／Ｄ変換器３の出力電圧Ｖ。

ｕｔは、そのデジタル制御入力か０ＯＨ（Ｈはへフサデ
シマル表示）の時はＶｏｕｔ＝ＡＶｓＸ（ＯＯＨ／ＦＦ
Ｈ）＝ＯＶ、７ＦＨの時はＶｏｕｔ＝ＡＶｓＸ　（７Ｆ
Ｈ／ＦＦＨ）＝ＡＶｓＸ　（１／２）Ｖ、ＦＦＨの時は
Ｖｏｕｔ＝ＡＶｓｘ　（ＦＦＨ／ＦＦＨ）＝ＡＶｓＸ　
Ｉ　Ｖの如くして動作する。

第２図は実施例のシェーディング補正用データＧｓ′の
作成処理を示すフローチャートである。

第１図において、最初は、スイッチＳＷ２はＡ側に接続
され、スイッチＳＷＩはＢ側に接続される。ステップＳ
１では演算制御部６が乗算型Ｄ／Ａ変換器３のゲイン調
整用データＧｓを補正メモリ５にストアする。上述の如
＜Ａ／Ｄ変換器４はＯｖ〜２ｖの範囲で動作するため、
乗算型Ｄ／Ａ変換器３においてＡ／Ｄ変換器４への人力
レベルをこの範囲に変換する必要がある。一方、メモリ
５の各メモリエリア（Ｒ）、（Ｇ）、（Ｂ）はＣＣＤ１
の各カラ−１ライン分の素子数に対応して夫々２０４８
個の記憶場所を有している。そこで、メモリエリアＧｓ
　（Ｒ）にはゲイン調整用データ７ＣＨをストアする。

同様にして、メモリエリアＧｓ　（Ｇ）にはデータ９Ａ
Ｈを、メモリエ”□　　リアＧＳ　（Ｂ）にはデータＣ
ＦＨなストアする。

次に、スイッチＳＷ２はＢ側に接続される。ステップＳ
２では前記ストアしたゲイン調整用データＧｓ’　（’
Ｒ）、Ｇｓ　（Ｇ）、Ｇｓ　＜Ｂ）を使用して白色原稿
を読み取る。読み取りはＣＣＤ１の読取シーケンスに従
って行われる。例えば色分解信号が１画素毎にＲ−Ｇ−
＋Ｂの順で行なわれるときは制御部６はこれに同期して
メモリ５のアドレスの上位ビットＡ１を変化させ、Ｇｓ
　（Ｒ）→Ｇｓ（Ｇ）→Ｇｓ　（Ｂ）の各最初のアドレ
スから読み出したゲイン調整用データを乗算型Ｄ／Ａ変
換器３に供給する。従って、乗算型Ｄ／Ａ変換器３の出
力Ｖｏｕｔは、まずＶｓ　（政）＝ＡＶｓ−ＧＳ（Ｒ）
となって、具体的にはＶｓ　（Ｒ）は３．５Ｖｘ　（７
ＣＨ／ＦＦＨ）＝１．７Ｖを中心ニジニーディングする
。またＶｓ　（Ｇ）は２．８ＶＸ（９ＡＨ／ＦＦＨ）＝
ｌ、’７ｖを中心にシェーディングする。またＶｓ　（
Ｂ）は２．ＩＶＸ　（ＣＦＨ／ＦＦＨ）＝１．７Ｖを中
心にシェーディングする。これらの信号はＡ／Ｄ変換器
４でＡ／Ｄ変換されて補正メモリ５のもとのアドレスＧ
ｓ（Ｒ）、Ｇｓ　（Ｇ）、Ｇｓ　（Ｂ）に再書込される
。こうして、制御部６は次の画素の読み取りのためにア
ドレスの下位ビットＡ２をプラス１して上記の処理を繰
り返し、白色原稿データ１ライン分のシェーディングデ
ータＶｓ　（Ｒ）、Ｖｓ（Ｇ）、Ｖｓ　（Ｂ）が補正メ
モリ５にストアされる。勿論、色分解信号の１ライン毎
にＲ−＋Ｇ−＋Ｂの順で行なってもよい。

次に、スイッチＳＷＩはＡ側に、スイッチＳＷ２はＡ側
に接続される。ステップＳ３では前記ストアしたシェー
ディングデータＶｓ　（Ｒ）、Ｖｓ（Ｇ）、Ｖｓ　（Ｂ
）に基づぎ演算制御部６がシェーディング補正データＧ
ｓ　”　（Ｒ，Ｇ、Ｂ）を演算する。シェーディングデ
ータＶｓ　（Ｒ）の最大値をＣとすると、シェーディン
グ補正データＧｓ′（Ｒ）は（Ｃｘ７ＣＨ）／（Ｖｓ　
（Ｒ）ｘＦＦＨ）て求まる。同様にして、シェーディン
グデータＶｓ　（Ｇ）の最大値をＣとすると、シェーデ
ィング補正データＧＳ′（Ｇ）は（ｃ　Ｘ　９　ＡＨ）
　／　（Ｖ　ｓ　（Ｇ　）　ｘ　Ｆ　Ｆ　Ｈ）で、また
シェーディングデータＶｓ　（Ｂ）の最大値をＣとする
と、シェーディング補正データＧＳ’（Ｂ）は（ＣｘＣ
Ｆ　Ｈ）　／　（Ｖ　ｓ　（Ｂ　）　Ｘ　Ｆ　Ｆ　Ｈ）
で求まる。同様にして、これらのシェーディング補正デ
ータＧＳ′は補正メモリ５のもとのアドレスＧｓ（Ｒ）
、Ｇｓ　（Ｇ）、Ｇｓ　（Ｂ）に再書込される。

こうして、シェーディング補正用データＧｓ′は作成さ
れたわけであり、次に、スイッチＳＷＩはＢ側に接続さ
れる。原稿画像を読み取るときはＣＣＤ　１の読取タイ
ミングに同期して補正メモリ５からシェーディング補正
用データＧｓ′（Ｒ）、Ｇｓ　′（Ｇ）、Ｇｓ　’　（
Ｂ）を読み出して乗算型Ｄ／Ａ変換器３に供給する。従
って、画像データはその飽和レベルが是正されると共に
シェーディング補正が行なわれる。

［発明の効果］ 以上述べた如く本発明によれば、各色データを夫々アナ
ログ段階でシェーディング補正を行うことにより、カラ
ー画像データの高精度な補正が行なえる。またアナログ
段階で併せて飽和特性の補正（階調性の改善）も行える
ので回路構成が極めて簡単になると共に、カラーバラン
スの優れた補正信号が得られる。

【図面の簡単な説明】

第１図は本発明の実施例のシェーディング補正装置のブ
ロック構成図、 第２図は実施例のシェーディング補正用データＧｓ’の
作成処理を示すフローチャート、第３図は第４図の回路
で白色原稿を読み取った時の１ライン分のカラー読取信
号を示す図、第４図は従来のＲ，Ｇ、Ｂ色分解フィルタ
付カラーＣＣＤイメージセンサの信号処理回路を示す図
、 第５図は従来のＣＣＤイメージセンサの信号処理回路を
示す図、 第６図は第５図の回路で白色原稿を読み取った時の１ラ
イン分の読取信号を示す図である。 図中、１・・・ＣＣＤカラーイメージセンサ、２・・・
アナログ増幅器（ＡＭ、Ｐ）、３・・・乗算型Ｄ／Ａ変
換器、４・・・補正メモリ（ＲＡＭ）、６・・・演算制
御部である。 特許出願人　　キャノン株式会社 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）各色データ別にシェーディング補正用データを記
   憶するメモリと、前記メモリから読み出したシェーディ
   ング補正用データに従つて増幅度を変化させる各色毎に
   設けられたアナログ増幅手段と、前記アナログ増幅手段
   出力の信号をディジタル変換するＡ／Ｄ変換手段を備え
   ることを特徴とするシェーディング補正装置。
2. （２）信号系の略飽和レベルの増幅出力が所定値になる
   ように増幅手段のゲインを各色毎に設定する工程と、該
   設定ゲインで前記信号系の基準濃度信号を各色毎に読み
   取る工程と、該読み取つた基準濃度信号によりシェーデ
   ィング補正用データを各色毎に求める工程と、前記設定
   ゲインと該求めたシェーディング補正用データに基づき
   前記増幅手段の補正ゲインを各色毎に設定する工程と、
   該設定した補正ゲインに基づき各色毎にシェーディング
   補正をする工程を備えることを特徴とするシェーディン
   グ補正方法。