JPS639133A - １チップマイクロコンピュータの製造方法及びその方法により製造される１チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータの製造方法及びその方法により製造される１チップマイクロコンピュータInfo
- Publication number
- JPS639133A JPS639133A JP62085910A JP8591087A JPS639133A JP S639133 A JPS639133 A JP S639133A JP 62085910 A JP62085910 A JP 62085910A JP 8591087 A JP8591087 A JP 8591087A JP S639133 A JPS639133 A JP S639133A
- Authority
- JP
- Japan
- Prior art keywords
- modules
- dimension
- integrated microcomputer
- integrated
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000010276 construction Methods 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
- H05K7/1429—Housings for circuits carrying a CPU and adapted to receive expansion cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は統合マイクロコンピュータを設計する方法およ
びこの方法によって得られたモジュール構造物を持つ統
合マイクロコンピュータに関するものである。
びこの方法によって得られたモジュール構造物を持つ統
合マイクロコンピュータに関するものである。
現在、各マイクロコンピュータは供給する機能の種類お
よび数によって他のマイクロコンピュータから区別され
ている。これは、１つの機能を追加したり削除したいと
思う度に、マイクロコンピュータを取り替えるだけでは
なく実際にそれを一部または全部設計し直さなければな
らないことを意味している。このことは、新型の開発に
時間が長くかかり、また前の型で既に試験済の部品を再
処理する際に誤差を生じる機会があることを示す。実際
にこれは装置のコストを増大させるとともに、達成し得
る様式の数を制限する。
よび数によって他のマイクロコンピュータから区別され
ている。これは、１つの機能を追加したり削除したいと
思う度に、マイクロコンピュータを取り替えるだけでは
なく実際にそれを一部または全部設計し直さなければな
らないことを意味している。このことは、新型の開発に
時間が長くかかり、また前の型で既に試験済の部品を再
処理する際に誤差を生じる機会があることを示す。実際
にこれは装置のコストを増大させるとともに、達成し得
る様式の数を制限する。
別法として、１台のマイクロコンピュータ様式でいろい
ろな種類の応用の要求をできるだけ満足させるように最
大と思われる機能数を達成させることがある。もちろん
これは多くの場合に、特定な１種類の応用の要求に比べ
て過度の機能を伴い、解決を不経済にし、したがって実
際にはマイクロコンピュータの使用の機会を狭くする。
ろな種類の応用の要求をできるだけ満足させるように最
大と思われる機能数を達成させることがある。もちろん
これは多くの場合に、特定な１種類の応用の要求に比べ
て過度の機能を伴い、解決を不経済にし、したがって実
際にはマイクロコンピュータの使用の機会を狭くする。
さらに、この様式は一部または全部設計し直す費用をか
けない限り、以後の拡張の道が開けない。
けない限り、以後の拡張の道が開けない。
もう一つの別法は、個々のモジュールによって占められ
るシリコン面積を最小にするようにおのおの作られた独
自のモジュールのライブラリの達成を要求する。いろい
ろなモジュールはこうして、相関されない形と大きさを
有し、モジュール間の相互接続に必要な信号を運搬する
電気端子が位相的に異なる方法に置かれている。
るシリコン面積を最小にするようにおのおの作られた独
自のモジュールのライブラリの達成を要求する。いろい
ろなモジュールはこうして、相関されない形と大きさを
有し、モジュール間の相互接続に必要な信号を運搬する
電気端子が位相的に異なる方法に置かれている。
これは、モジュール間の相互接続の要求と、あらゆる所
要モジュールを含むチップの正規な矩形をうるための技
術的要求とにより、シリコン面積を沢山浪費することを
意味する。一般に、全合計面積は始動モジュールによっ
て有効に使用される有効面積の２倍以上である。これは
マイクロコンピュータの生産コストを著しく増大させる
とともに、１個の構成部品で技術的に実現可能な機能の
最大数を制限する。
要モジュールを含むチップの正規な矩形をうるための技
術的要求とにより、シリコン面積を沢山浪費することを
意味する。一般に、全合計面積は始動モジュールによっ
て有効に使用される有効面積の２倍以上である。これは
マイクロコンピュータの生産コストを著しく増大させる
とともに、１個の構成部品で技術的に実現可能な機能の
最大数を制限する。
この現在の技術水準にかんがみ、本発明の目的は、上述
の短所を克服することによって供給される機能の増減を
可能にする特別に設計される統合マイクロコンピュータ
を利用できるようにすることである。
の短所を克服することによって供給される機能の増減を
可能にする特別に設計される統合マイクロコンピュータ
を利用できるようにすることである。
この目的で、本発明による方法は、それが一定の第１寸
法および可変の第２寸法を持つ複数個の可変の矩形機能
モジュールの形をしたマイクロコンピュータの組立体を
含み、各モジュールは他のモジュールの機能と組み合わ
せることができる異なる機能を果たすことを特徴として
いる。
法および可変の第２寸法を持つ複数個の可変の矩形機能
モジュールの形をしたマイクロコンピュータの組立体を
含み、各モジュールは他のモジュールの機能と組み合わ
せることができる異なる機能を果たすことを特徴として
いる。
モジュールを相互接続するためのシリコン面積をさらに
浪費せずに、互換可能な独自の支持物または共通支持物
の上にいろいろなモジュールを構成することができる。
浪費せずに、互換可能な独自の支持物または共通支持物
の上にいろいろなモジュールを構成することができる。
既に設計済のモジュールの可変数を結合させるだけで事
が足りるので、設計時間をさらに必要としない。
が足りるので、設計時間をさらに必要としない。
こうして得られる統合マイクロコンピュータは、本発明
により一定の第１寸法と可変の第２寸法とを持つ可変的
に複数個の矩形モジュールから成るモジュール構造物を
有し、前記モジュールはバスによって相互接続されかつ
モジュールの前記第１寸法に対応する第１寸法ならびに
モジュールの前記第２寸法の和に対応する第２寸法を持
つ矩形外周フレームの内部で構造的に結合され、前記フ
レームはマイクロコンピュータおよび関連インターフェ
ース回路の外部と相互接続する端子を含んでいる。
により一定の第１寸法と可変の第２寸法とを持つ可変的
に複数個の矩形モジュールから成るモジュール構造物を
有し、前記モジュールはバスによって相互接続されかつ
モジュールの前記第１寸法に対応する第１寸法ならびに
モジュールの前記第２寸法の和に対応する第２寸法を持
つ矩形外周フレームの内部で構造的に結合され、前記フ
レームはマイクロコンピュータおよび関連インターフェ
ース回路の外部と相互接続する端子を含んでいる。
いろいろなモジュールは１つの全体を構成することもあ
り、また構造的に分離されて独立したり互換可能となる
こともある。後者の場合、モジエールの構造物は前記モ
ジュールを位相的に藺単に集めることができるようにな
っているので、いろいろなモジュールの統合操作に必要
なすべての電気接続は自動的に達成される。
り、また構造的に分離されて独立したり互換可能となる
こともある。後者の場合、モジエールの構造物は前記モ
ジュールを位相的に藺単に集めることができるようにな
っているので、いろいろなモジュールの統合操作に必要
なすべての電気接続は自動的に達成される。
本発明による設計方法およびマイクロコンピュータは多
数の統合マイクロコンピュータ形状を速やかに作り上げ
、おのおのは制限された数の基本モジュールから始まる
特定の種類の応用の要求に応えている。
数の統合マイクロコンピュータ形状を速やかに作り上げ
、おのおのは制限された数の基本モジュールから始まる
特定の種類の応用の要求に応えている。
特に注目すべきは、（ａ）シリコン面積の浪費がこれ以
上なく、したがってモジュールの相互接続を作る生産コ
ストがかからないこと、（ｂ）−ただ１回設計されると
、モジュール間の信号交換に必要な相互接続が既に含ま
れているので、変更なしに使用され、いろいろなモジュ
ール形状の設計コストはそれ以上かからないこと、（ｃ
）与えられた種類の応用およびこれらについてのみ特に
要求されるすべての機能を含む新しい形状を達成する時
間はその設計段階に関して大幅に減少されること、およ
び（ｄ）新しい形状を作る際に設計誤差を生じる機会が
事実上ゼロに減少されることである。
上なく、したがってモジュールの相互接続を作る生産コ
ストがかからないこと、（ｂ）−ただ１回設計されると
、モジュール間の信号交換に必要な相互接続が既に含ま
れているので、変更なしに使用され、いろいろなモジュ
ール形状の設計コストはそれ以上かからないこと、（ｃ
）与えられた種類の応用およびこれらについてのみ特に
要求されるすべての機能を含む新しい形状を達成する時
間はその設計段階に関して大幅に減少されること、およ
び（ｄ）新しい形状を作る際に設計誤差を生じる機会が
事実上ゼロに減少されることである。
本発明の特徴をより良く理解するように、付図について
言及する。
言及する。
第１図から、例えば下記から成る９個のモジュールで作
られたマイクロコンピュータが示されている。
られたマイクロコンピュータが示されている。
１、ＣＰＵ中央処理装置
２、ＲＯＭ記憶アレイ
３、 ＥＰＲＯＭ記憶アレイ
４、 ＥＥＰＲＯＭ記憶７Ｌ、イ
５、ＲＡＭ記憶アレイ
６、直列通信装置（ＳｒＯ）
７、並列通信装置（ＰＩＯ）
８、 タイミング装置
９、アナログ−ディジタル変換装置
これらのモジュールの若干は省略することができ、また
異なる機能を持つ他のモジュールを追加することがある
。さらにあるモジュールの２個以上が特定の応用の要求
次第で挿入されることがある。
異なる機能を持つ他のモジュールを追加することがある
。さらにあるモジュールの２個以上が特定の応用の要求
次第で挿入されることがある。
制限された数のモジエールによって、最も適当な選択さ
れるものの中から数１，０００種の重要で異なる構成を
作ることが可能である。これらの構成の若干は第３図か
ら第５図までに概略表示されている。
れるものの中から数１，０００種の重要で異なる構成を
作ることが可能である。これらの構成の若干は第３図か
ら第５図までに概略表示されている。
第２図に示される構造のように、すべてのモジュール１
−９は矩形でありかつ一定の第１寸法Ｈと、個々のモジ
ュールの回路の複雑性により可変の第２寸法りとを持っ
ている。図示の場合では、それらは分離した独自の支持
物の上に構成されている。別法として、それらは共通支
持物の上に設計後構成されることがある。
−９は矩形でありかつ一定の第１寸法Ｈと、個々のモジ
ュールの回路の複雑性により可変の第２寸法りとを持っ
ている。図示の場合では、それらは分離した独自の支持
物の上に構成されている。別法として、それらは共通支
持物の上に設計後構成されることがある。
いろいろなモジュール間の機能的相互接続は、前記モジ
ュールの一定の寸法Ｈを持つ側に垂直なすべてのモジュ
ール（第２図）について同じである所定の位置に位相的
に置かれたバス１０および１１（第１図）によって達成
される。このように共に近くに置かれた２個のモジュー
ル哄自動的に電気接続される。これはすべてのモジュー
ルに共通な給電線および接地線について成り立つ。
ュールの一定の寸法Ｈを持つ側に垂直なすべてのモジュ
ール（第２図）について同じである所定の位置に位相的
に置かれたバス１０および１１（第１図）によって達成
される。このように共に近くに置かれた２個のモジュー
ル哄自動的に電気接続される。これはすべてのモジュー
ルに共通な給電線および接地線について成り立つ。
第２図に示される通り、マイクロコンピュータのチップ
を構成するモジュール１−９の全体は、いろいろなモジ
ュールの一定の寸法Ｈに対応する一定の第１寸法Ｈ′と
、前記モジュールの可変寸法りの和に対応する可変の第
２寸法Ｌ′とを持つ矩形フレーム１２の中に囲まれる。
を構成するモジュール１−９の全体は、いろいろなモジ
ュールの一定の寸法Ｈに対応する一定の第１寸法Ｈ′と
、前記モジュールの可変寸法りの和に対応する可変の第
２寸法Ｌ′とを持つ矩形フレーム１２の中に囲まれる。
前記フレーム１２の中にはインターフェース回路が作ら
れ、またその上にはいろいろな端子１３が作られていて
、端子１３はチップを外部と、特に前記チップの通常の
機械的容器と接続させる。また端子１３は、形が異なり
かつ一般に機能モジュール１−９の一定寸法よりもずっ
と小さいが共通の寸法を持つ矩形を有するように作られ
る。
れ、またその上にはいろいろな端子１３が作られていて
、端子１３はチップを外部と、特に前記チップの通常の
機械的容器と接続させる。また端子１３は、形が異なり
かつ一般に機能モジュール１−９の一定寸法よりもずっ
と小さいが共通の寸法を持つ矩形を有するように作られ
る。
第１図は複数個のオプションのモジュールから成ると思
われる本発明によるモジュール構造物を持つ統合マイク
ロコンピュータのブロック図、第２図は第１図と同じ機
能モジュールを持つ前記マイクロコンピュータの一段と
構造的な型、第３図ないし第５図は本発明による別のマ
イクロコンピュータ形状の概略表示を示す。 １−９・・・モジュール、１’０．１１・・・バス、１
２・・・フレーム、１３・・・端子、Ｈ，Ｈ’・・・一
定寸法、Ｌ。 Ｌ′・・・可変寸法。
われる本発明によるモジュール構造物を持つ統合マイク
ロコンピュータのブロック図、第２図は第１図と同じ機
能モジュールを持つ前記マイクロコンピュータの一段と
構造的な型、第３図ないし第５図は本発明による別のマ
イクロコンピュータ形状の概略表示を示す。 １−９・・・モジュール、１’０．１１・・・バス、１
２・・・フレーム、１３・・・端子、Ｈ，Ｈ’・・・一
定寸法、Ｌ。 Ｌ′・・・可変寸法。
Claims (1)
- 【特許請求の範囲】 １、一定の第１寸法（Ｈ）および可変の第２寸法（Ｌ）
を持つ可変的に複数個の矩形機能モジュール（１−９）
の形をしたマイクロコンピュータの組立体を含み、各モ
ジュール（１−９）が他のモジュール（１−９）の機能
と組み合わせることができる異なる機能を果たすことが
出来るものであることを特徴とする統合マイクロコンピ
ュータを設計する方法。 ２、前記モジュールの一定の寸法（Ｈ）を持つ側に垂直
なすべてのモジュールについて同じである所定の位置に
進展するバス（１０、１１）によっていろいろなモジュ
ール（１−９）の電気的相互接続を果たすことを特徴と
する特許請求の範囲第１項に記載の統合マイクロコンピ
ュータを設計する方法。 ３、前記モジュール（１−９）が独立の互換可能な支持
物の上に構成されていることを特徴とする特許請求の範
囲第１項に記載の統合マイクロコンピュータを設計する
方法。 ４、前記モジュール（１−９）が共通支持物の上に構成
されていることを特徴とする特許請求の範囲第１項に記
載の統合マイクロコンピュータを設計する方法。 ５、一定の第１寸法（Ｈ）および可変の第２寸法（Ｌ）
を持つ可変的に複数個の矩形機能モジュール（１−９）
から成ることを特徴とする特許請求の範囲第１項に記載
の方法により達成されたモジュール構造物を有する統合
マイクロコンピュータ。 ６、前記モジュール（１−９）が前記モジュールの一定
の寸法（Ｈ）を持つ側に垂直なすべてのモジュールにつ
いて同じである所定の位置に進展するバス（１０、１１
）によって相互接続されることを特徴とする特許請求の
範囲第５項に記載の統合マイクロコンピュータ。 ７、前記モジュール（１−９）がモジュールの前記第１
寸法（Ｈ）に相当する第１寸法（Ｈ′）およびモジュー
ルの前記第２寸法（Ｌ）の和に相当する第２寸法（Ｌ′
）を持つ矩形周囲フレーム（１２）の中に構造的に組み
立てられ、前記フレームはマイクロコンピュータおよび
関連インターフェース回路の外部と相互接続するための
端子（１３）を含むことを特徴とする特許請求の範囲第
５項に記載の統合マイクロコンピュータ。 ８、前記端子（１３）が共通な寸法の矩形となるように
作られていることを特徴とする特許請求の範囲第７項に
記載の統合マイクロコンピュータ。 ９、前記モジュール（１−９）が互換性の独立した支持
物を有することを特徴とする特許請求の範囲第５項に記
載の統合マイクロコンピュータ。 １０、前記モジュール（１−９）が共通支持物の上に構
成されていることを特徴とする特許請求の範囲第５項に
記載の統合マイクロコンピュータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT20942A/86 | 1986-06-27 | ||
| IT20942/86A IT1218104B (it) | 1986-06-27 | 1986-06-27 | Metodo di progettazione di microcalcolatori integrati e microcalcolatore integrato a struttura modulare ottenuto con il metodo suddetto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639133A true JPS639133A (ja) | 1988-01-14 |
| JPH0812900B2 JPH0812900B2 (ja) | 1996-02-07 |
Family
ID=11174392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62085910A Expired - Fee Related JPH0812900B2 (ja) | 1986-06-27 | 1987-04-09 | １チップマイクロコンピュータの製造方法及びその方法により製造される１チップマイクロコンピュータ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4926376A (ja) |
| JP (1) | JPH0812900B2 (ja) |
| DE (1) | DE3711148C2 (ja) |
| FR (1) | FR2600793B1 (ja) |
| GB (1) | GB2192098B (ja) |
| IT (1) | IT1218104B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991016676A1 (en) * | 1990-04-17 | 1991-10-31 | Seiko Epson Corporation | Personal computer |
| JPH06163815A (ja) * | 1992-07-06 | 1994-06-10 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JP2007036223A (ja) * | 2005-07-28 | 2007-02-08 | Sony Computer Entertainment Inc | モジュール設計方法及び装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9224223D0 (en) * | 1992-11-19 | 1993-01-06 | Int Computers Ltd | Mass storage subsystem |
| US5536176A (en) * | 1994-05-25 | 1996-07-16 | Tandem Computers Incorporated | Flexible bus routing structure |
| IT1290505B1 (it) * | 1997-03-28 | 1998-12-04 | Sgs Thomson Microelectronics | Procedimento di assemblaggio di moduli per realizzare un circuito integrato complesso e relativa architettura di moduli |
| GB2388477B (en) * | 2001-08-10 | 2003-12-31 | Sun Microsystems Inc | Extending computing system |
| GB2378822B (en) * | 2001-08-10 | 2003-10-15 | Sun Microsystems Inc | Extended computing system |
| US20030033463A1 (en) | 2001-08-10 | 2003-02-13 | Garnett Paul J. | Computer system storage |
| JP2004153138A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体集積回路 |
| US7544070B2 (en) * | 2004-07-02 | 2009-06-09 | Seagate Technology Llc | Electrical connector defining a power plane |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115352A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Clock distributing circuit of ic device |
| JPS56105398A (en) * | 1980-01-23 | 1981-08-21 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS5759352A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Manufacture of integrated circuit |
| JPS6115348A (ja) * | 1984-07-02 | 1986-01-23 | Toshiba Corp | システムｌｓｉ |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3234433A (en) * | 1963-03-18 | 1966-02-08 | Space Technology And Res Corp | Electronic circuit module and system |
| US3474297A (en) * | 1967-06-30 | 1969-10-21 | Texas Instruments Inc | Interconnection system for complex semiconductor arrays |
| US4090764A (en) * | 1973-12-19 | 1978-05-23 | The Deutsch Company Electronic Components Division | Modular electrical connector |
| DE2364408C3 (de) * | 1973-12-22 | 1979-06-07 | Olympia Werke Ag, 2940 Wilhelmshaven | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers |
| FR2342504A1 (fr) * | 1976-02-26 | 1977-09-23 | Xaverius College | Ensemble d'experimentation electronique |
| US4149218A (en) * | 1977-12-30 | 1979-04-10 | International Business Machines Corporation | Minimum delay module assembly |
| CH629059A5 (de) * | 1978-02-08 | 1982-03-31 | Landis & Gyr Ag | Mit anschlussorganen fuer anschlussdraehte versehene elektrische anschlussplatte. |
| US4214302A (en) * | 1978-04-24 | 1980-07-22 | Texas Instruments Incorporated | Eight bit standard connector bus for sixteen bit microcomputer |
| FR2443185A1 (fr) * | 1978-11-30 | 1980-06-27 | Ibm | Topologie de circuits integres semi-conducteurs et procede pour l'obtention de cette topologie |
| US4514799A (en) * | 1981-02-24 | 1985-04-30 | Bell & Howell Company | Bus system architecture and microprocessor system |
| JPS57207356A (en) * | 1981-06-15 | 1982-12-20 | Fujitsu Ltd | Semiconductor device |
| JPS5833735A (ja) * | 1981-08-24 | 1983-02-28 | Sony Corp | 電子機器装置 |
| EP0110285A3 (en) * | 1982-11-27 | 1985-11-21 | Prutec Limited | Interconnection of integrated circuits |
| KR850002124A (ko) * | 1983-07-18 | 1985-05-06 | 원본미기재 | 모듈러 컴퓨터 시스템 |
| JPS62150404A (ja) * | 1985-12-25 | 1987-07-04 | Mitsubishi Electric Corp | プログラムコントロ−ラ |
| DE3603750C3 (de) * | 1986-02-06 | 1996-10-17 | Siemens Ag | Automatisierungsgerät |
-
1986
- 1986-06-27 IT IT20942/86A patent/IT1218104B/it active
-
1987
- 1987-03-30 FR FR8704407A patent/FR2600793B1/fr not_active Expired - Lifetime
- 1987-04-02 DE DE3711148A patent/DE3711148C2/de not_active Expired - Fee Related
- 1987-04-09 JP JP62085910A patent/JPH0812900B2/ja not_active Expired - Fee Related
- 1987-05-20 GB GB8711904A patent/GB2192098B/en not_active Expired - Lifetime
-
1989
- 1989-07-14 US US07/380,680 patent/US4926376A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115352A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Clock distributing circuit of ic device |
| JPS56105398A (en) * | 1980-01-23 | 1981-08-21 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| JPS5759352A (en) * | 1980-09-26 | 1982-04-09 | Fujitsu Ltd | Manufacture of integrated circuit |
| JPS6115348A (ja) * | 1984-07-02 | 1986-01-23 | Toshiba Corp | システムｌｓｉ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991016676A1 (en) * | 1990-04-17 | 1991-10-31 | Seiko Epson Corporation | Personal computer |
| JPH06163815A (ja) * | 1992-07-06 | 1994-06-10 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JP2007036223A (ja) * | 2005-07-28 | 2007-02-08 | Sony Computer Entertainment Inc | モジュール設計方法及び装置 |
| JP2010272876A (ja) * | 2005-07-28 | 2010-12-02 | Sony Computer Entertainment Inc | モジュール設計方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3711148A1 (de) | 1988-01-07 |
| IT1218104B (it) | 1990-04-12 |
| GB8711904D0 (en) | 1987-06-24 |
| IT8620942A0 (it) | 1986-06-27 |
| US4926376A (en) | 1990-05-15 |
| GB2192098A (en) | 1987-12-31 |
| JPH0812900B2 (ja) | 1996-02-07 |
| FR2600793A1 (fr) | 1987-12-31 |
| FR2600793B1 (fr) | 1992-10-30 |
| GB2192098B (en) | 1990-07-04 |
| DE3711148C2 (de) | 1997-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8471389B2 (en) | Multiple selectable function integrated circuit module | |
| US5583749A (en) | Baseboard and daughtercard apparatus for reconfigurable computing systems | |
| JPS639133A (ja) | １チップマイクロコンピュータの製造方法及びその方法により製造される１チップマイクロコンピュータ | |
| US5574388A (en) | Emulation system having a scalable multi-level multi-stage programmable interconnect network | |
| US5414638A (en) | Programmable interconnect architecture | |
| WO1997046959B1 (en) | Hardware and software development in computer systems having multiple discrete components | |
| KR20070067172A (ko) | 적층된 다이 모듈 | |
| JPH01321511A (ja) | 工業用高速インテリジェントコントローラのための印刷回路ボード配置 | |
| JPH0282814A (ja) | プログラマブル・ロジツク・デバイス | |
| US4906987A (en) | Printed circuit board system and method | |
| US5622770A (en) | Printed circuit board design utilizing flexible interconnects for programmable logic components | |
| US20040066615A1 (en) | Daughter board for a prototyping system | |
| JPH09266282A (ja) | ゲートアレイ装置 | |
| US5815728A (en) | Processor array | |
| JPH0343728Y2 (ja) | ||
| JP2001318124A (ja) | 論理モジュール | |
| JPS63182845A (ja) | 半導体装置 | |
| JPH09293784A (ja) | フィールドプログラマブルゲートアレイ | |
| JPS59145542A (ja) | 大規模集積回路 | |
| JPH0414808B2 (ja) | ||
| JP3768034B2 (ja) | 半導体集積回路の製造方法 | |
| JPH04360554A (ja) | 半導体集積回路装置 | |
| JPH0632396B2 (ja) | 電子回路 | |
| JPS6233441A (ja) | 半導体集積回路 | |
| JPS62239545A (ja) | スキヤンパス回路内蔵形ゲ−トアレイマスタ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |