JPS639075A - ２値デ−タ検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は連続した複数個の“ｌ”及び“０”のビットで
構成されている２値データを検出する回路に関する。

〔発明の概要］ ビット“１”又はビット“Ｏ”の連続で表現された２　
（！データの“１”を増加計数、“０゛を減少計数し、
計数値が設定された上限値及び下限値に達したときこれ
らを越える計数を中止し、上限値及び下限値に対応する
カウント出力によって２値データを確定するようにした
もので、下限値から上限値の間の中間値は出力に現われ
ないので、２値データ検出にヒステリシス特性が生じ、
散発的に生己るエラービットに不怒となる。

〔従来の技術〕

２値デークの各値の巾（時間軸方向）が連続した複数個
の“１”及び“Ｏ”で表わされることがある。例えばＡ
　Ｓ　Ｋ　（Ａ＋＊ｐｌｉｔｕｄｅ　５ｈｉｆｔ　Ｋｅ
ｙｉｎｇ）変調信号はこのような２値データの例である
。またオーディオＰＣＭレコーダ等で、例えば１ビツト
の頭出し用制御コード（スタートＩＤ）を複数ブロック
にわたって多重記録することがある。この場合、再生の
制御コードは、ビットの値に応じた“１″又は“０”が
多重ブロック数だけ並んだ２値データとなる。

このような２値データの検出回路は一般にコンパレータ
で構成され、設定されたスレッショールドレベル以下の
ノイズを切捨てている。

〔発明が解決しようとする問題点〕

コンパレータを用いる２値データ検出回路は、コンパレ
ータのスレッショールドレベル”ｃ　Ｍ　よるノイズに
ついては除去能力が全くなく、ノイズ部分がエラービッ
トとなる。

本発明はこの問題にかんがみ、エラービットを完全に無
くすことを目的とする。

〔問題点を解決するための手段〕

連続した複数個の“１°及び“０”のビットで構成され
ている入力データを検出する２値データ検出回路である
。ビット“１゛を増加計数、ビット“０”を減少計数す
ると共に、計数の上限値及び下限値が設定され、上限値
及び下限値を越える計数が禁止されているカウンタを具
備している。

上限値及び下限値に対応するカウンタの出力に基いて２
値データを確定させる。

〔作　用〕

下限値から上限値の間の中間値は検出出力に現われない
ので、２値データが一方の値から他方の値に遷移するま
でにヒステリシスが生じる。従ってエラービットが生じ
ても、それによるカウント値変化がヒステリシスの中肉
であれば、出力に対しては不感であり、よってノイズを
除去作用が得られる。

〔実施例〕

第１図は本発明の一実施例の２値データ検出回路の回路
図である。２値データは第２図に示すように、低レベル
がビット“０”の連続で構成され、高レベルがビット“
１”の連続で構成されている。

この２値データは例えばＰＣＭオーディオ・テープレコ
ーダの録再系を通って伝送された多重書きの１ビツト制
御コードで、入力データとして第１図のカウンタ１のア
ンプ／ダウン人力Ｕ／Ｄに与えられる。このカウンタ１
のクロック入力ＣＫにはデータのビット周期に対応する
データクロッ・り（システムクロック）が与えられる。

従ってカウンタ１はビット“１″を増加計数し、ビット
“０”を減少計数する。

カウンタ１は例えば４ビツトの出力０＋−０４を有して
いる。カウント値は第３図に示すように０−ｎ（例えば
ｎ＝４）に制限されている。即ち、入力データが“１°
で増加計数によりカウント値がｎに達すると出力０１〜
０４を受けるデコード回路２の出力がＨレベルとなる。

このとき入力データが引き続き“１″になっていると、
デコード回路２の出力と入力データとを受けるナントゲ
ート５の出力がＬレベルとなり、負論理ノアゲート７を
通ってＨレベルの信号がカウンタ１のイネーブル入力Ｅ
Ｎに与えられてカウント禁止となる。

また入力データが“０”になると、ナントゲート５の出
力が■］レレベとなり、オアゲート７の出力がＬに反転
してイネーブルＥＮがＬでカウント禁止が解除されるの
で、減数計数が行われる。

減数計数によってカウント値がＯに達すると、計数出力
ＯＩ〜０４を受けるノアゲート３の出力がＬレベルにな
り、入力データが引き続き“０”であれば、オアゲート
３の出力と入力データとを受けるオアゲート６の出力も
Ｌレベルとなり、更にこの出力によりオアゲート７の出
力がＨレベルとなって、カウント禁止状態となる。また
入力データが“ｌ“になると、オアゲート６の出力がＨ
で、オアゲート７の出力がＬに反転し、増加計数に転じ
る。

上記デコード回路２の出力（カウント値ｎ）及びオアゲ
ート３の出力（カウント値０）は、夫々ＳＲフリップフ
ロップ４に導出され、カウント値がｎ又はＯに達するご
とにフリップフロップ４が反転される。従ってフリップ
フロップ４のＱ出力から人力ビット列の“０”が続くと
きはＬレベルで、“１”が続くときはＨレベルの２値デ
ータが得られる。

カウント値Ｑ−ｎの中間では、フリップフロップ４が反
転することはなく、増加計数又は減少計数がｍａして行
われてカウント値がＯ又はｎに達しない限り、検出され
る２値データが反転しない。

即ち、第３図に示すようにｎカウントのヒステリシスが
与えられていて、カウント値がＯ又はｎに達しない限り
、２値データの反転が無く、その間の散発的なエラービ
ットは無視される。

第４図により動作の一例を示すと、Ａは入力データであ
り、Ｂのデータクロックに対応した間隔の複数個の連続
したビット“０″及び“１”で構成されている。ｎ＝４
のときのカウンタｌの計数値はＣのようになり、カウン
タの０又は４カウントによって反転されるフリップフロ
ップ４の出力はＤのようになる。第４図Ｃ，Ｄから明ら
かなように、ビット“１”又は“０”の加算又は減算が
連続して行われて、計数値がヒステリシス巾を通過しな
い限り、散発的なエラービットは無視される。

第５図は第１図の回路と同等な機能を有するマイクロプ
ロセッサのデータ処理手順を示すフローチャートである
。入力データのビットが“１”のときには、カウント値
がｎであるか否かを判定し、ｎであれば無処理（リター
ン）、ｎでなければカウントレジスタに１を加える。こ
こで再びカウント値がｎであるか否かを判定して、ｎで
なければリターンで、ｎになったら認識フラグを“１”
にセットする。このフラグにより、データー“１”の検
定があった場合の処理動作が行われる。入力データのビ
ットが“０”のときも同様な検定が行われ、カウント値
がＯに達していなければ−１の減算を行い、減算によっ
て０に達すると、認識フラグが“０”にセットされ、デ
ータ＝“０′の処理動作が実行される。

〔発明の効果〕

本発明は上述の如く、計数値の上限、下限が設定された
カウンタでもって入力データの“１”及び“０“を夫々
増加計数、減少計数して、上限値、下限値のカウント出
力でもって２値データを確定する構成であるので、中間
カウント値が２値データの確定に影響を与えないヒステ
リシス特性が生じ、散発的に発生する不連続のエラービ
ットに対してデータ検出が不怒となる。従って高信頼度
の２値データが得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す２値データ検出回路の
回路図、第２０は入力データのタイムチャート、第３図
はデータ検出のヒステリシス特性図、第４図は動作の一
例を示すタイムチャート、第５図は第１図に対応する検
定アルゴリズムのデータ処理手順を示すフローチャート
である。 なお図面に用いた符号において、 １−−一・・−・−−一一−−−〜−カウンタ２・・−
一−−−−−−−−・・−・カウント値ｎデコード回路
３・−−一−−・・−−−−−・−・・−オアゲート４
−−−−−−−・・−・−−−−−−−ＲＳフリップフ
ロップ５−・・・−・−・−・−ナントゲート６−−−
−−−−−−・−−一−−オアゲート７・−−−−−−
−−・・・・−・−負論理オアゲートである。

Claims (1)

【特許請求の範囲】
1. 連続した複数個の“１”及び“０”のビットで構成され
   ている２値データを検出する回路であって、ビット“１
   ”を増加計数、ビット“０”を減少計数すると共に、計
   数の上限値及び下限値が設定され、上限値及び下限値を
   越える計数が禁止されているカウンタを具備し、上限値
   及び下限値に対応するカウント出力により２値データを
   確定するようにした２値データ検出回路。