JPH0136747B2 - - Google Patents
Info
- Publication number
- JPH0136747B2 JPH0136747B2 JP56149686A JP14968681A JPH0136747B2 JP H0136747 B2 JPH0136747 B2 JP H0136747B2 JP 56149686 A JP56149686 A JP 56149686A JP 14968681 A JP14968681 A JP 14968681A JP H0136747 B2 JPH0136747 B2 JP H0136747B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- accumulator
- count
- sign bit
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 230000004044 response Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Communication Control (AREA)
- Color Television Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は、パルス符号変調された（PCM）信
号をデコードする回路に関し、さらに詳しくは
PCM信号から周波数シフト・キード（keyed）
（FSK）データを直接デコードする回路に関す
る。
号をデコードする回路に関し、さらに詳しくは
PCM信号から周波数シフト・キード（keyed）
（FSK）データを直接デコードする回路に関す
る。
周波数のキーイング（keying）は、音声帯域
の周波数のデータを電話回線で伝送するために普
通に使用されてきている。音声帯域の情報は順
次、PCM信号として伝送することができる。こ
うして、データ信号は初めFSKに変調され、後
にさらにPCMに符号化される。
の周波数のデータを電話回線で伝送するために普
通に使用されてきている。音声帯域の情報は順
次、PCM信号として伝送することができる。こ
うして、データ信号は初めFSKに変調され、後
にさらにPCMに符号化される。
データ信号は２段階（PCM→FSK→データ）
でデコードすることができるが、PCMからデー
タに直接反転することが望ましいであろう。
FSKデータ信号に符号化された受信されたPCM
のマークとスペースとの間の識別は、続くゼロ・
クロシング（zero−crossing）の間のデイジタ
ル、サンプルの数をデイジタル的に数えることに
よつてなすことができる。しかしながら、そのよ
うにするためには、２つのFSK信号の間の期間
の最小の差は、PCM信号のサンプリング期間の
少なくとも２倍でなくてはならない。標準の音声
帯域のPCM信号は、8KHzの速度でサンプリング
され、こうして0.125ｍsecの期間を有する。１つ
のFSK標準は0.934ｍsec（1070Hz）および0.788ｍ
sec（1270Hz）の期間を有する周波数を利用するの
で、それらの期間の差は0.147ｍsecである。これ
らの２つの周波数を識別するためには、PCM信
号の最大サンプリング期間は、0.125ｍsecの
PCM標準よりも非常に小さい、この差の半分
（すなわち、0.147／２＝0.073ｍsec）より小さく
なくてはならない。したがつて、ゼロ・クロシン
グのより精確な決定を行つて、PCM信号からデ
ータを直接決定するようにしなくてはならないこ
とは、明らかである。
でデコードすることができるが、PCMからデー
タに直接反転することが望ましいであろう。
FSKデータ信号に符号化された受信されたPCM
のマークとスペースとの間の識別は、続くゼロ・
クロシング（zero−crossing）の間のデイジタ
ル、サンプルの数をデイジタル的に数えることに
よつてなすことができる。しかしながら、そのよ
うにするためには、２つのFSK信号の間の期間
の最小の差は、PCM信号のサンプリング期間の
少なくとも２倍でなくてはならない。標準の音声
帯域のPCM信号は、8KHzの速度でサンプリング
され、こうして0.125ｍsecの期間を有する。１つ
のFSK標準は0.934ｍsec（1070Hz）および0.788ｍ
sec（1270Hz）の期間を有する周波数を利用するの
で、それらの期間の差は0.147ｍsecである。これ
らの２つの周波数を識別するためには、PCM信
号の最大サンプリング期間は、0.125ｍsecの
PCM標準よりも非常に小さい、この差の半分
（すなわち、0.147／２＝0.073ｍsec）より小さく
なくてはならない。したがつて、ゼロ・クロシン
グのより精確な決定を行つて、PCM信号からデ
ータを直接決定するようにしなくてはならないこ
とは、明らかである。
FSK信号に符号化されたPCMのゼロ・クロシ
ングの瞬間の高い分解能の推定値を、各ゼロ・ク
ロシングの前後にPCMサンプルの絶対値の比較
からインターポレート（interporate）すること
ができることが、発見された。この情報から、ゼ
ロ・クロシングの真の位置は、PCMサンプルか
らのFSKデータの直接の回収を達成できる十分
な精度をもつて、推定することができる。
ングの瞬間の高い分解能の推定値を、各ゼロ・ク
ロシングの前後にPCMサンプルの絶対値の比較
からインターポレート（interporate）すること
ができることが、発見された。この情報から、ゼ
ロ・クロシングの真の位置は、PCMサンプルか
らのFSKデータの直接の回収を達成できる十分
な精度をもつて、推定することができる。
こうして、本発明によれば、パルス符号変調信
号中の周波数シフト・キード・データを直接デコ
ードする復調器が提供される。この復調器は、
PCM信号の符号ビツトの変化を検知する手段を
含む。また、それは周波数シフト・キード・デー
タ信号のゼロ・クロシングの直前および直後の
PCM信号のサンプルの絶対値ビツトの差に基づ
く、インターポレートされた信号カウントを発生
して、PCM信号の続く隣接サンプルの瞬間に関
するそのゼロ・クロシングの相対位置を示す手段
を含む。さらに、復調器は、符号ビツトの第１変
化の検知に応答して、累算器をインターポレート
した信号カウントに対して初期設定し、そして続
く信号サンプル間に生ずる符号ビツトの変化がな
いという検知に応答して、インターポレートされ
たカウントの最大値を累算器へ加え、そしてまた
符号ビツトの次の変化の検知に応答して、再度の
累算器の初期設定前に、次のインターポレートさ
れた信号カウントの補数（すなわち最大信号カウ
ントと次のインターポレートされた信号カウント
との間の差）をそれに加える、コントロール回路
を含む。また、復調器は、符号ビツトの次の変化
の検知後、累算器の瞬間のカウント（instant
count）に応答して、カウントが選択された値よ
りもそれぞれ小さいかあるいは大きいときマーク
またはスペースを表わす信号を発生して、周波数
シフト・キード・データを直接デコードする手段
を含む。
号中の周波数シフト・キード・データを直接デコ
ードする復調器が提供される。この復調器は、
PCM信号の符号ビツトの変化を検知する手段を
含む。また、それは周波数シフト・キード・デー
タ信号のゼロ・クロシングの直前および直後の
PCM信号のサンプルの絶対値ビツトの差に基づ
く、インターポレートされた信号カウントを発生
して、PCM信号の続く隣接サンプルの瞬間に関
するそのゼロ・クロシングの相対位置を示す手段
を含む。さらに、復調器は、符号ビツトの第１変
化の検知に応答して、累算器をインターポレート
した信号カウントに対して初期設定し、そして続
く信号サンプル間に生ずる符号ビツトの変化がな
いという検知に応答して、インターポレートされ
たカウントの最大値を累算器へ加え、そしてまた
符号ビツトの次の変化の検知に応答して、再度の
累算器の初期設定前に、次のインターポレートさ
れた信号カウントの補数（すなわち最大信号カウ
ントと次のインターポレートされた信号カウント
との間の差）をそれに加える、コントロール回路
を含む。また、復調器は、符号ビツトの次の変化
の検知後、累算器の瞬間のカウント（instant
count）に応答して、カウントが選択された値よ
りもそれぞれ小さいかあるいは大きいときマーク
またはスペースを表わす信号を発生して、周波数
シフト・キード・データを直接デコードする手段
を含む。
特定の実施態様において、復調器は、瞬間のカ
ウントが選択した最小値より大きくかつ選択した
最大値よりも小さいとき、比較コントロール信号
を発生する比較手段をさらに含む。また、それ
は、符号ビツトの隣接する変化の間の少なくとも
１つのサンプルの絶対値がある最小値を超えたと
き、閾コントロール信号を発生する手段を含む。
これらの２つの信号の発生は順番にゲート・コン
トロール信号を発生する。それ以上の累算器の手
段は最小値から最大値へのゲート・コントロール
信号の発生を積分し、そして累算器に記憶された
発生の選択された最小数に応答する手段を用い
て、デコードされた周波数キード・データを復調
器の出力へゲートする。
ウントが選択した最小値より大きくかつ選択した
最大値よりも小さいとき、比較コントロール信号
を発生する比較手段をさらに含む。また、それ
は、符号ビツトの隣接する変化の間の少なくとも
１つのサンプルの絶対値がある最小値を超えたと
き、閾コントロール信号を発生する手段を含む。
これらの２つの信号の発生は順番にゲート・コン
トロール信号を発生する。それ以上の累算器の手
段は最小値から最大値へのゲート・コントロール
信号の発生を積分し、そして累算器に記憶された
発生の選択された最小数に応答する手段を用い
て、デコードされた周波数キード・データを復調
器の出力へゲートする。
本発明の一実施態様を添付図面を参照しながら
説明する。
説明する。
単一の図面についての以下の説明において、復
調器の詳細な構造は、その機能および動作につい
ての説明から明らかであろう。単一のチヤンネル
の動作のみについて説明するが、この回路は、時
分割基準で多チヤンネル信号を復調するために記
憶レジスタを加えることによつて、容易に変更で
きることは明らかであろう。PCM信号を直列ま
たは並列の形で処理できることは、よく知られて
いる。標準PCM音声帯域信号を8KHzの速度にお
いてサンプリングする。各々は次のように標準す
る８ビツトから成る： ７＝符号ビツト； ６＝最上位の絶対値ビツト； ５＝次の位の絶対値ビツト； および ０＝最下位の絶対値のビツト。
調器の詳細な構造は、その機能および動作につい
ての説明から明らかであろう。単一のチヤンネル
の動作のみについて説明するが、この回路は、時
分割基準で多チヤンネル信号を復調するために記
憶レジスタを加えることによつて、容易に変更で
きることは明らかであろう。PCM信号を直列ま
たは並列の形で処理できることは、よく知られて
いる。標準PCM音声帯域信号を8KHzの速度にお
いてサンプリングする。各々は次のように標準す
る８ビツトから成る： ７＝符号ビツト； ６＝最上位の絶対値ビツト； ５＝次の位の絶対値ビツト； および ０＝最下位の絶対値のビツト。
以下の説明において、関連するビツトの数また
は操作するビツトの数は各信号通路上の二重線に
隣接して示されている。
は操作するビツトの数は各信号通路上の二重線に
隣接して示されている。
図面を参照すると、８ビツトの直列のPCM信
号は入力１０から64KHzのクロツク１２で推進さ
れる直列対並列コンバータ１１へ接続される（単
一のチヤンネルの動作を仮定する）。PCM符号
は、300ボー速度（baud rate）で1270Hz（マー
ク）および1070Hz（スペース）の標準周波数を有
するFSKデータにより変調される。次いで、８
ビツトは並列で１フレーム遅延レジスタ１３を経
て結合される。コンバータ１１からの符号ビツト
７は、レジスタ１３からの反転されかつ遅延され
た符号ビツトと一緒に、ANDゲート１４へ接続
されて、その出力における符号化されたFSK信
号のポジテイブ−ゴーイング・ゼロ・クロシング
（positive−going zero crossing）を示す符号ビ
ツトの変化を検知する。ゼロ・クロシング信号お
よびクロツクの両者は、シーケンス・タイミン
グ・コントロール１５の入力へ接続される。コン
バータ１１およびレジスタ１３からの６つの最上
位の絶対値ビツト６−１は、インターポレーシヨ
ン読出し専用メモリ（ROM）２０へ接続され
る。ROM２０は、その出力において、続くサン
プルおよびそれに先行するもの（すなわち、ゼ
ロ・クロシングの直ぐ前のもの）の和で割つた、
ゼロ・クロシングを続けるサンプルの絶対値の対
等線形値に基づく４ビツトのデイジタル信号を発
生する。これは、パルス符号変調信号の続くサン
プリング瞬間に関するゼロ・クロシングの関連位
置を示す。シヌソイドのインターポレーシヨンは
特定の用途に使用できるであろうが、直線のイン
ターポレーシヨンは、入つてくる信号が未知であ
る場合、よりすぐれた結果を与えることがわかつ
た。この信号とROM２０からの15の最大カウン
トに等しい４ビツトの２進信号の両者を、マルチ
プレクサ２１へ接続する。ゼロ・クロシングが検
知されたとき、シーケンス・タイミング・コント
ロール１５はROM２０からの出力をマルチプレ
クサ２１を経て算術論理回路２２のＢ入力へ接続
する。逆に、ゼロ・クロシングが検知されないと
き、15の最大カウントに等しい４桁の２進信号は
算術論理回路２２のＢ入力へ接続される。
号は入力１０から64KHzのクロツク１２で推進さ
れる直列対並列コンバータ１１へ接続される（単
一のチヤンネルの動作を仮定する）。PCM符号
は、300ボー速度（baud rate）で1270Hz（マー
ク）および1070Hz（スペース）の標準周波数を有
するFSKデータにより変調される。次いで、８
ビツトは並列で１フレーム遅延レジスタ１３を経
て結合される。コンバータ１１からの符号ビツト
７は、レジスタ１３からの反転されかつ遅延され
た符号ビツトと一緒に、ANDゲート１４へ接続
されて、その出力における符号化されたFSK信
号のポジテイブ−ゴーイング・ゼロ・クロシング
（positive−going zero crossing）を示す符号ビ
ツトの変化を検知する。ゼロ・クロシング信号お
よびクロツクの両者は、シーケンス・タイミン
グ・コントロール１５の入力へ接続される。コン
バータ１１およびレジスタ１３からの６つの最上
位の絶対値ビツト６−１は、インターポレーシヨ
ン読出し専用メモリ（ROM）２０へ接続され
る。ROM２０は、その出力において、続くサン
プルおよびそれに先行するもの（すなわち、ゼ
ロ・クロシングの直ぐ前のもの）の和で割つた、
ゼロ・クロシングを続けるサンプルの絶対値の対
等線形値に基づく４ビツトのデイジタル信号を発
生する。これは、パルス符号変調信号の続くサン
プリング瞬間に関するゼロ・クロシングの関連位
置を示す。シヌソイドのインターポレーシヨンは
特定の用途に使用できるであろうが、直線のイン
ターポレーシヨンは、入つてくる信号が未知であ
る場合、よりすぐれた結果を与えることがわかつ
た。この信号とROM２０からの15の最大カウン
トに等しい４ビツトの２進信号の両者を、マルチ
プレクサ２１へ接続する。ゼロ・クロシングが検
知されたとき、シーケンス・タイミング・コント
ロール１５はROM２０からの出力をマルチプレ
クサ２１を経て算術論理回路２２のＢ入力へ接続
する。逆に、ゼロ・クロシングが検知されないと
き、15の最大カウントに等しい４桁の２進信号は
算術論理回路２２のＢ入力へ接続される。
初期のゼロ・クロシングがPCM信号サンプル
の間に検知されたとき、算術論理回路２２のＢ入
力におけるデイジタル信号の補数はそのＡ入力に
存在するもの（すなわち、累算器２３における電
流の和）に加えられる。次いで、累算器２３はコ
ントロール装置１５のコントロールのもとに８ビ
ツトのラインを経て伝送されるこの新しい和で更
新される。この和が処理された後、累算器２３は
次の計算のために、Ｂ入力への同じデイジタル信
号（すなわち、その補数でないもの）で、直ちに
初期設定される。その後、各PCM信号サンプル
が符号ビツトの変化の検知なしに生じたとき、Ｂ
入力における15の最大のカウントは算術論理回路
２２のＡ入力に存在する累算器２３の電流の数へ
加えられる。次いで、累算器２３はこの新らしい
合計で更新される。これは符号ビツトの次の変化
が検知されるまで続き、それから論理回路２２は
ROM２０の出力からの次に続くインターポレー
トされた信号カウントの補数を加え、その結果15
の最大カウントと次に続くインターポレートされ
た信号カウントとの間の差は累積器２３へ加えら
れ、そこに記憶される。タイミング・コントロー
ル１５のコントロールのもとに、比較器２５は次
いでそのＡ入力における累算器２３の８ビツトの
合計された出力を、その閾値入力Ｔにおける103
の８ビツトの２進の数と比較する。次いで、累算
器２３は次の計算のために再び初期設定される。
の間に検知されたとき、算術論理回路２２のＢ入
力におけるデイジタル信号の補数はそのＡ入力に
存在するもの（すなわち、累算器２３における電
流の和）に加えられる。次いで、累算器２３はコ
ントロール装置１５のコントロールのもとに８ビ
ツトのラインを経て伝送されるこの新しい和で更
新される。この和が処理された後、累算器２３は
次の計算のために、Ｂ入力への同じデイジタル信
号（すなわち、その補数でないもの）で、直ちに
初期設定される。その後、各PCM信号サンプル
が符号ビツトの変化の検知なしに生じたとき、Ｂ
入力における15の最大のカウントは算術論理回路
２２のＡ入力に存在する累算器２３の電流の数へ
加えられる。次いで、累算器２３はこの新らしい
合計で更新される。これは符号ビツトの次の変化
が検知されるまで続き、それから論理回路２２は
ROM２０の出力からの次に続くインターポレー
トされた信号カウントの補数を加え、その結果15
の最大カウントと次に続くインターポレートされ
た信号カウントとの間の差は累積器２３へ加えら
れ、そこに記憶される。タイミング・コントロー
ル１５のコントロールのもとに、比較器２５は次
いでそのＡ入力における累算器２３の８ビツトの
合計された出力を、その閾値入力Ｔにおける103
の８ビツトの２進の数と比較する。次いで、累算
器２３は次の計算のために再び初期設定される。
15のインターポレーシヨン範囲および8KHzの
PCMサンプリング速度を用いると、有効サンプ
リング速度は15×8KHz＝120KHzである。1070Hz
のFSK信号が伝送されつつあるとき、１つの期
間の終りにおける累算器における合計のカウント
は約120000/1070＝112であり、これに対して1270
HzのFSK信号が伝送されつつあるとき、累算器
における合計のカウントは約120000/1270＝94で
ある。そのとき、これらの２つの平均は103であ
り、これは比較器２５において利用される参照数
値である。それゆえ、この比較がそのＡ入力にお
いて103に等しいかあるいはそれより小さい数値
を示す場合、マークを示す論理１はNANDゲー
ト２６の反転された入力へ結合される。逆に、数
値が103より大きい場合、スペースを示す論理０
がこの入力へ接続される。
PCMサンプリング速度を用いると、有効サンプ
リング速度は15×8KHz＝120KHzである。1070Hz
のFSK信号が伝送されつつあるとき、１つの期
間の終りにおける累算器における合計のカウント
は約120000/1070＝112であり、これに対して1270
HzのFSK信号が伝送されつつあるとき、累算器
における合計のカウントは約120000/1270＝94で
ある。そのとき、これらの２つの平均は103であ
り、これは比較器２５において利用される参照数
値である。それゆえ、この比較がそのＡ入力にお
いて103に等しいかあるいはそれより小さい数値
を示す場合、マークを示す論理１はNANDゲー
ト２６の反転された入力へ結合される。逆に、数
値が103より大きい場合、スペースを示す論理０
がこの入力へ接続される。
追加の信号レベルおよび搬送周波数の検査も、
NANDゲート２６からの復調されたデータ信号
の受け入れられる前に、なされる。信号レベル
は、コンバータ１１の出力からの２つの最上位の
絶対値のビツト６または５のいずれかの存在を決
定して、−30DBMの信号の参照レベルに到達し
たかどうかを決定することによつてなされる。入
つてくる２進信号が参照レベルよりも大きい絶対
値を有するときはいつでも、ORゲート３０から
の出力はORゲート３１を経て接続されてＤフリ
ツプ・フロツプ３２をセツトする。フリツプ・フ
ロツプ３２は順番に、ゼロ・クロシングの検知後
シーケンス・カウテイング・コントロール１５に
よりリセツトされるまで、ORゲート３１を経て
結合されたそのＱ出力からのもどり信号によつて
ラツチされた状態（latched condition）に保持
される。
NANDゲート２６からの復調されたデータ信号
の受け入れられる前に、なされる。信号レベル
は、コンバータ１１の出力からの２つの最上位の
絶対値のビツト６または５のいずれかの存在を決
定して、−30DBMの信号の参照レベルに到達し
たかどうかを決定することによつてなされる。入
つてくる２進信号が参照レベルよりも大きい絶対
値を有するときはいつでも、ORゲート３０から
の出力はORゲート３１を経て接続されてＤフリ
ツプ・フロツプ３２をセツトする。フリツプ・フ
ロツプ３２は順番に、ゼロ・クロシングの検知後
シーケンス・カウテイング・コントロール１５に
よりリセツトされるまで、ORゲート３１を経て
結合されたそのＱ出力からのもどり信号によつて
ラツチされた状態（latched condition）に保持
される。
検知された搬送周波数が範囲内にあることを決
定するために、累算器２３の８ビツトの出力も比
較器３５のＡ入力へ接続される。それぞれ33およ
び128を表わす低い２進参照信号および高い２進
参照信号も比較器３５へ接続されるので、累算器
からのカウントがこれらの２つの数値の間にある
ときにのみ出力が得られるであろう。120KHzの
サンプリングを用いると、これらの33および128
のカウントはそれぞれ3610〜945Hzの周波数の範
囲を表わす。
定するために、累算器２３の８ビツトの出力も比
較器３５のＡ入力へ接続される。それぞれ33およ
び128を表わす低い２進参照信号および高い２進
参照信号も比較器３５へ接続されるので、累算器
からのカウントがこれらの２つの数値の間にある
ときにのみ出力が得られるであろう。120KHzの
サンプリングを用いると、これらの33および128
のカウントはそれぞれ3610〜945Hzの周波数の範
囲を表わす。
入つてくるPCM信号が絶対値と周波数の限界
内にあるとき、スリツプ・フロツプ３２および比
較器３５からの２つの出力はANDゲート３６か
らの信号を生成し、この信号は０および255の最
小および最大の限界を有する累算器３７へ接続さ
れる。累算器が128のカウントに到達したとき、
出力は最上位のビツトの段階で得られ、これは次
いでNANDゲート２６を開いて、復調されたデ
ータを復調器の出力へ結合する。
内にあるとき、スリツプ・フロツプ３２および比
較器３５からの２つの出力はANDゲート３６か
らの信号を生成し、この信号は０および255の最
小および最大の限界を有する累算器３７へ接続さ
れる。累算器が128のカウントに到達したとき、
出力は最上位のビツトの段階で得られ、これは次
いでNANDゲート２６を開いて、復調されたデ
ータを復調器の出力へ結合する。
図面は、本発明に従う復調器のブロツク略線図
である。 １０……入力、１１……コンバータ、１２……
クロツク、１３……レジスタ、１４……ANDゲ
ート、１５……シーケンス・タイミング・コント
ロール、２０……読出し専用メモリ、２１……マ
ルチプレクサ、２２……算術論理回路、２３……
累算器、２５……比較器、３５……比較器、３７
……累算器。
である。 １０……入力、１１……コンバータ、１２……
クロツク、１３……レジスタ、１４……ANDゲ
ート、１５……シーケンス・タイミング・コント
ロール、２０……読出し専用メモリ、２１……マ
ルチプレクサ、２２……算術論理回路、２３……
累算器、２５……比較器、３５……比較器、３７
……累算器。
Claims (1)
- 【特許請求の範囲】 １ 符号ビツトの変化を検知する手段１４； 周波数シフト・キード・データ信号のゼロ・ク
ロシングの直前および直後のパルス符号変調信号
のサンプルの絶対値ビツトにより表わされた値に
基づく、インターポレートされた信号カウントを
発生して、パルス符号変調された信号の続くサン
プリング瞬間に関する位置を示す手段１３，２
０； 累算器２３； 符号ビツトの初期変化の検知に応答して、イン
ターポレートされた信号カウントに対して累算器
を初期設定し、そして続く信号サンプル間に生ず
る符号ビツトに変化がないという検知に応答し
て、インターポレートされたカウントの最大値を
累算器へ加え、そして符号ビツトの次の変化に応
答して、次のインターポレートされた信号カウン
トの補数を累算器へ加える、手段１５，２１，２
２；および 符号ビツトの前記次の変化の検知後、累算器２
３における瞬間のカウントに応答し、前記カウン
トが選択された値よりも小さいかあるいは大きい
とき、マークまたはスペースを発生して、周波数
シフト・キード・データを直接デコードする、手
段２５； を具備することを特徴とする、絶対値のビツトと
符号ビツトを有するパルス符号変調信号中の周波
数シフト・キード・データを直接デコードする復
調器。 ２ インターポレートされた信号カウントは、先
行するサンプルおよび続くサンプルの絶対値の和
で割つた、続くサンプルの絶対値の対等の線形値
に直線的に比例することを特徴とする特許請求の
範囲第１項記載の復調器。 ３ 符号ビツトの変化の検知は常に同一方向であ
ることを特徴とする特許請求の範囲第１項記載の
復調器。 ４ 累算器における前記瞬間カウントが選択した
最小値よりも大きくかつ選択した最大値よりも小
さいとき、比較コントロール信号を発生する比較
手段３５； 符号ビツトの隣接する変化の間の少なくとも１
つのサンプルの絶対値が選択した最小値を越える
とき、閾コントロール信号を発生する手段３０，
３１，３２； 比較信号および閾信号が同時に発生したとき、
ゲートされたコントロール信号を発生する手段３
６； 最小値から最大値までのゲートされたコントロ
ール信号の発生を積分する追加の累算器３７；お
よび 前記追加の累算器に記憶された発生の選択され
た最小数に応答して、デコードされた周波数シフ
ト・キード・データを復調器の出力へゲートする
手段２６； を特徴とする特許請求の範囲第１項記載の復調
器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA000361021A CA1137632A (en) | 1980-09-25 | 1980-09-25 | Pulse code demodulator for frequency shift keyed data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5787267A JPS5787267A (en) | 1982-05-31 |
| JPH0136747B2 true JPH0136747B2 (ja) | 1989-08-02 |
Family
ID=4117988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149686A Granted JPS5787267A (en) | 1980-09-25 | 1981-09-24 | Pulse code demodulator for frequency shift keyed data |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0049059B1 (ja) |
| JP (1) | JPS5787267A (ja) |
| AT (1) | ATE17293T1 (ja) |
| CA (1) | CA1137632A (ja) |
| DE (1) | DE3173373D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3223345A1 (de) * | 1982-06-23 | 1984-01-05 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zum demodulieren eines frequenzmodulierten eingangssignals |
| NL8402319A (nl) * | 1984-07-23 | 1986-02-17 | Philips Nv | Inrichting voor het genereren van een hoekgemoduleerd draaggolfsignaal van constante amplitude in responsie op datasignalen. |
| US5155446A (en) * | 1991-11-14 | 1992-10-13 | Northern Telecom Limited | Digital FSK demodulator |
| ES2089934B1 (es) * | 1992-10-15 | 1997-04-16 | Mateo Francisco Manas | Procedimiento para la transmision y/o almacenamiento de señales voz/datos/imagen. |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3506924A (en) * | 1967-04-24 | 1970-04-14 | Gen Electric | F.s.k. zero crossing detector |
| JPS5429074B2 (ja) * | 1974-01-16 | 1979-09-20 | ||
| CH601954A5 (ja) * | 1975-06-27 | 1978-07-14 | Siemens Ag Albis | |
| FR2394213A1 (fr) * | 1977-06-10 | 1979-01-05 | Cit Alcatel | Dispositif pour la reconnaissance d'une frequence dans un signal code en mic |
-
1980
- 1980-09-25 CA CA000361021A patent/CA1137632A/en not_active Expired
-
1981
- 1981-09-07 DE DE8181304076T patent/DE3173373D1/de not_active Expired
- 1981-09-07 EP EP81304076A patent/EP0049059B1/en not_active Expired
- 1981-09-07 AT AT81304076T patent/ATE17293T1/de active
- 1981-09-24 JP JP56149686A patent/JPS5787267A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3173373D1 (en) | 1986-02-13 |
| EP0049059B1 (en) | 1986-01-02 |
| JPS5787267A (en) | 1982-05-31 |
| EP0049059A3 (en) | 1982-12-01 |
| EP0049059A2 (en) | 1982-04-07 |
| CA1137632A (en) | 1982-12-14 |
| ATE17293T1 (de) | 1986-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0127618B2 (ja) | ||
| US4625321A (en) | Dual edge clock address mark detector | |
| EP0088771A1 (en) | ZERO CROSSING INTERPOLATOR FOR REDUCING ISOCHRONOUS DISTORTION IN A DIGITAL MODEM WITH FREQUENCY DISPLACEMENT MODULATION. | |
| JPH0136747B2 (ja) | ||
| US4378526A (en) | Pulse code demodulator for frequency shift keyed data | |
| US5778031A (en) | Decoding circuit for bi-phase BPSK signal having a high noise immunity | |
| US4458206A (en) | Circuit for synchronizing the demodulation of phase modulated transmission bursts | |
| US3746995A (en) | Digital demodulator for phase-modulated data transmission systems | |
| JPH05334811A (ja) | 再生データ検出方式 | |
| EP0343670B1 (en) | Data demodulation apparatus | |
| US6617917B2 (en) | Caller-ID demodulation apparatus and method using multiple thresholds | |
| SU1628217A2 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
| CA1090019A (en) | Method and apparatus for detecting the presence of a speech signal on a voice channel signal | |
| KR100435560B1 (ko) | 디퍼런셜 코드를 마이컴에서 수신하는 방법 | |
| JP2002006888A (ja) | コーデック方式判定方式及びコーデック方式の自動選択回路 | |
| JPS639075A (ja) | ２値デ−タ検出回路 | |
| JPS6324581B2 (ja) | ||
| JPS58114651A (ja) | Ｆｓｋ復調方式 | |
| JPH0758936B2 (ja) | 信号識別回路 | |
| SU1026144A1 (ru) | Коррелометр | |
| JPH0338786B2 (ja) | ||
| KR20000003082A (ko) | 디퍼런셜 코드를 마이컴에서 수신하는 방법 | |
| JPS5765939A (en) | Digital information communication system | |
| JPH04287423A (ja) | データ復調回路 | |
| JPS57210750A (en) | Fsk signal demodulating system |