JPS58114651A - Ｆｓｋ復調方式 - Google Patents
Ｆｓｋ復調方式Info
- Publication number
- JPS58114651A JPS58114651A JP56210875A JP21087581A JPS58114651A JP S58114651 A JPS58114651 A JP S58114651A JP 56210875 A JP56210875 A JP 56210875A JP 21087581 A JP21087581 A JP 21087581A JP S58114651 A JPS58114651 A JP S58114651A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- signal
- output
- crossing
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
電話回線等を通してデータ伝送を行うデータモデムに関
する。
する。
（２）技術の背景
端末装置で発生する２連符号を回船のアナログ伝送特性
に適した信号に変換するｆｗＩ４と、逆に回線から受け
た信号を元の２連符号に戻す復調が、データモデムの主
要機能である。毎秒送り得る２連符号の数即ち伝送速［
（ビットレート）に応じて各種の変復調方式があるが、
１２００ｂｉｔｓ／ｓ以下のビットレートの場合は、一
般にＦ８Ｋ（Ｆｒｅｑｕｅｎｃｙ ５ｈｉｆｔ Ｋｅｙ
ｉｎｇ ）方式が採用されている。２逸データー〇”１
と（Ｗ Ｉ’ｌ’！に対し／−２ｓ撃の周波数ｆｃ々ｆ
ｓ＋を割当て、交互に切換えて伝送する方式である。
に適した信号に変換するｆｗＩ４と、逆に回線から受け
た信号を元の２連符号に戻す復調が、データモデムの主
要機能である。毎秒送り得る２連符号の数即ち伝送速［
（ビットレート）に応じて各種の変復調方式があるが、
１２００ｂｉｔｓ／ｓ以下のビットレートの場合は、一
般にＦ８Ｋ（Ｆｒｅｑｕｅｎｃｙ ５ｈｉｆｔ Ｋｅｙ
ｉｎｇ ）方式が採用されている。２逸データー〇”１
と（Ｗ Ｉ’ｌ’！に対し／−２ｓ撃の周波数ｆｃ々ｆ
ｓ＋を割当て、交互に切換えて伝送する方式である。
半導体集積化技術は近年著しく、変腹−機能を数チップ
にＬＳＩ化することが可能ｉｔなりた・これにより装置
の小製化、高信頼化、特性の向上が更に期待できるよう
になった。
にＬＳＩ化することが可能ｉｔなりた・これにより装置
の小製化、高信頼化、特性の向上が更に期待できるよう
になった。
従来Ｆ８に復調方式として零交叉法、ＰＬＬ（Ｐｈａｓ
ｅｄ Ｌｏｃｋ Ｌｏｏｐ ）法等が知られているが、
これらディジタルフィルタやディジタルＰＬＬで置き換
えた専用ＬＳＩが現われている。
ｅｄ Ｌｏｃｋ Ｌｏｏｐ ）法等が知られているが、
これらディジタルフィルタやディジタルＰＬＬで置き換
えた専用ＬＳＩが現われている。
（３）従来技術と問題点
第１図に従来の零交叉法の典朦的な構成例を示す。第１
図においてＦ８には受＠ Ｆ ８ Ｋ （Ｆｒｅｑｕｅ
ｎｃｙ８ｈｉｆｆ Ｋｅｙｉｎｇ ）信号。１は受信フ
４ルタ（ＢＰＦ）で受信Ｆ８に信号から２つのキャリア
周波数成分をとりだす作用を有する。６はＢＰＦの出力
で、第１図Φ）に示されるように、データが２連符号゛
０１の間は、例えば低周波信号ｆｃが伝送され、°１”
の間はｆＬよりも高い周波数ｆｙｓの信号が伝送される
。２はり電ツタアンプで、６て示される波形の零交叉位
置を積置よく決定する。７はＶ＜ツタアンプ２の出力で
、その波形を第１図（Ｃ）に示す。
図においてＦ８には受＠ Ｆ ８ Ｋ （Ｆｒｅｑｕｅ
ｎｃｙ８ｈｉｆｆ Ｋｅｙｉｎｇ ）信号。１は受信フ
４ルタ（ＢＰＦ）で受信Ｆ８に信号から２つのキャリア
周波数成分をとりだす作用を有する。６はＢＰＦの出力
で、第１図Φ）に示されるように、データが２連符号゛
０１の間は、例えば低周波信号ｆｃが伝送され、°１”
の間はｆＬよりも高い周波数ｆｙｓの信号が伝送される
。２はり電ツタアンプで、６て示される波形の零交叉位
置を積置よく決定する。７はＶ＜ツタアンプ２の出力で
、その波形を第１図（Ｃ）に示す。
３はモノステーブルマルチで零交叉の位置で一定幅のパ
ルスを発生する。８はモノステーブルマルチ３の出力で
その波形を第１図（ｄ）に示す。第１図（ｂ） 、 （
ｄ）から明らかなように、ｆＬに対応する部分のパルス
密度は小さく、ｆＭに対応する部分のパルス密度は高い
。４は復調フィルタで、データパターンの最高繰返し周
波数までを象出すように設計すると、その出力９は第１
図（Ｃ）に示すようにパルス密度に応じて滑らかに変化
する。５はスライサでスライスレベル定めることにより
、第１図（ｆ）の１０で示すような復調出力ＲＤが得ら
れる。
ルスを発生する。８はモノステーブルマルチ３の出力で
その波形を第１図（ｄ）に示す。第１図（ｂ） 、 （
ｄ）から明らかなように、ｆＬに対応する部分のパルス
密度は小さく、ｆＭに対応する部分のパルス密度は高い
。４は復調フィルタで、データパターンの最高繰返し周
波数までを象出すように設計すると、その出力９は第１
図（Ｃ）に示すようにパルス密度に応じて滑らかに変化
する。５はスライサでスライスレベル定めることにより
、第１図（ｆ）の１０で示すような復調出力ＲＤが得ら
れる。
以上が従来の復調方式であるが、上述の方式では、央発
的な周波数変動があったり、キャリアｆｐ。
的な周波数変動があったり、キャリアｆｐ。
ｆ賢がオフセット状態になった場合の出力データの誤り
の発生を防止することができない。
の発生を防止することができない。
（４） 発明の目的
前述の欠点を除去するばかりでなく、サンプリングマシ
ンサイクルによる量子化雑音の影響から復調信号を保膜
することが本発明の目的である。
ンサイクルによる量子化雑音の影響から復調信号を保膜
することが本発明の目的である。
（５）発明の構成および実施例
受信フィルタにより受＠Ｆ８Ｋｌ１号から２つのキャリ
ア周ｔＩＬ数成分をとりだした後、すｉｙツタアンプよ
りゼロクロス間隔を明確にし、コンパレータにより正負
のりオツタアンプの出力を“Ｏ”か°ｌ”かの信号に変
換し、次いで一定のサンプリング周期を有するクロック
パルスでゼロクロス間隔を測足すると共にゼロクロスを
監視し、ゼロクロスがなければゼロクロス間隔レジスタ
にクロックパルス数を貯え、ゼロクロスが検出された場
合はゼロクロス間隔とスレシ璽ルドレベルを比較シゼロ
クロス間隔カスレジ冒ルドレベルよす小サイ場合は比較
器は復調信号°０”を出力し、大きい場合は復Ｉ１１信
号“１”を出力し、かつ前記スレシ冒ルドレベルを、前
記比較器の出力を入力として動作するスレン１ルドレベ
ル切換器により、前記比較器の出力が“０°のときはハ
イレベルに、前記比較器の出力が一１＠のときはローレ
ベルに切換えることを特徴としている。
ア周ｔＩＬ数成分をとりだした後、すｉｙツタアンプよ
りゼロクロス間隔を明確にし、コンパレータにより正負
のりオツタアンプの出力を“Ｏ”か°ｌ”かの信号に変
換し、次いで一定のサンプリング周期を有するクロック
パルスでゼロクロス間隔を測足すると共にゼロクロスを
監視し、ゼロクロスがなければゼロクロス間隔レジスタ
にクロックパルス数を貯え、ゼロクロスが検出された場
合はゼロクロス間隔とスレシ璽ルドレベルを比較シゼロ
クロス間隔カスレジ冒ルドレベルよす小サイ場合は比較
器は復調信号°０”を出力し、大きい場合は復Ｉ１１信
号“１”を出力し、かつ前記スレシ冒ルドレベルを、前
記比較器の出力を入力として動作するスレン１ルドレベ
ル切換器により、前記比較器の出力が“０°のときはハ
イレベルに、前記比較器の出力が一１＠のときはローレ
ベルに切換えることを特徴としている。
以下図面により詳細に説明する０
第２図に本発明の構成を示す６１１はパントノ（スフィ
ルタでキャリアｆｚ、ｆＩを通過させる。１２はり電ツ
タアンプで零交叉点を明確にする。１３は：１／パレー
タで、リミッタアン１の出力をマイクログロセサ１４の
動作に適合する電圧にに挨する。本冥施例ではＯｖと５
ｖに変換Ｔることとする。
ルタでキャリアｆｚ、ｆＩを通過させる。１２はり電ツ
タアンプで零交叉点を明確にする。１３は：１／パレー
タで、リミッタアン１の出力をマイクログロセサ１４の
動作に適合する電圧にに挨する。本冥施例ではＯｖと５
ｖに変換Ｔることとする。
１５は入出力ボートで、例えばｚＣは１ビツトのホード
で、コンパレータ１３の出力１１”または“０”を一時
貯える。Ｒ＆ｘ１はゼロクロス間隔レジスタで、相隣り
合うゼロクロス時刻の差、即ちゼロクロス間隔を貯える
。
で、コンパレータ１３の出力１１”または“０”を一時
貯える。Ｒ＆ｘ１はゼロクロス間隔レジスタで、相隣り
合うゼロクロス時刻の差、即ちゼロクロス間隔を貯える
。
ここでゼロクロス間隔について説明しておく・第３図で
詳細に説明Ｔる。無３図はりｔツタ１２の出力波形で、
出力が零レベルと交叉する時刻が、ゼロクロスａ１ｇｔ
Ｎ、を舅−１，−・を肩−Ｓである。家たゼロクロス間
隔とはＨ＋−ｔト５−Ｚｃｘそ言う。
詳細に説明Ｔる。無３図はりｔツタ１２の出力波形で、
出力が零レベルと交叉する時刻が、ゼロクロスａ１ｇｔ
Ｎ、を舅−１，−・を肩−Ｓである。家たゼロクロス間
隔とはＨ＋−ｔト５−Ｚｃｘそ言う。
石２図に戻って、ＲＡＭはランダムアクセスメ（す、人
００はアキ、ムレータ、ムｌ、Ｕは演算囲路である。
００はアキ、ムレータ、ムｌ、Ｕは演算囲路である。
次に本復調方式を願を追って説１１ＩＴるｓ １ｓｚｔ
ｋ；ｔにおいて、リンツタ１２７では従来方式と同様な
ので省略する。コンパレーア１３の出力はりンツタアン
プの出力に応じて不実施例では、ＯＶ、Ｓ■の２つの値
をとる。この出方は人出方ポートの１つＺＣに一時貯え
られるが、マイクログｑセサからの命令によりＡＯＯに
銃みとられる。読みとられたデータがＯＶ力）５Ｖかは
ＣＰＵ（セントラルグロセサエニット）の働きで判断で
きる。
ｋ；ｔにおいて、リンツタ１２７では従来方式と同様な
ので省略する。コンパレーア１３の出力はりンツタアン
プの出力に応じて不実施例では、ＯＶ、Ｓ■の２つの値
をとる。この出方は人出方ポートの１つＺＣに一時貯え
られるが、マイクログｑセサからの命令によりＡＯＯに
銃みとられる。読みとられたデータがＯＶ力）５Ｖかは
ＣＰＵ（セントラルグロセサエニット）の働きで判断で
きる。
またゼロクロス間隔の測定は、通常用いられるように、
「定の標本化周期を有するクロックパルスにより、すき
ツタ１２の出力を監視し、ゼロクａスが生じる荻でのク
ロックパルスの数をゼロクロス間隔レジスタＲＺＯＯに
貯えることによりなされる。ゼロクロス間隔測定回路は
第２因のマイク寵プロセサ１４に含まれるが通常の方法
なので、特に−示しない。
「定の標本化周期を有するクロックパルスにより、すき
ツタ１２の出力を監視し、ゼロクａスが生じる荻でのク
ロックパルスの数をゼロクロス間隔レジスタＲＺＯＯに
貯えることによりなされる。ゼロクロス間隔測定回路は
第２因のマイク寵プロセサ１４に含まれるが通常の方法
なので、特に−示しない。
ゼロクロス間隔レジスタは１個でもよいが、複数個（偶
数個）用いて平均した値をゼロクロス間隔とすれば、キ
ャリア信号に上ｅ下非対称、あるいは左右非対称があっ
ても、偶数伽の平均をとることにより、相殺され正確な
ゼロクロス間隔が得率発明は、上述の方法により得られ
たゼロクロス間隔を基準値（スレシ嘗ルドレベル）と比
較し、その大小に応じて復調信号を出方する方法に関す
るものであるが、特にスレシ嘗ルドレベルの設定の仕方
に特長を有するものである。以下図面を用いて詳細−こ
説明する。
数個）用いて平均した値をゼロクロス間隔とすれば、キ
ャリア信号に上ｅ下非対称、あるいは左右非対称があっ
ても、偶数伽の平均をとることにより、相殺され正確な
ゼロクロス間隔が得率発明は、上述の方法により得られ
たゼロクロス間隔を基準値（スレシ嘗ルドレベル）と比
較し、その大小に応じて復調信号を出方する方法に関す
るものであるが、特にスレシ嘗ルドレベルの設定の仕方
に特長を有するものである。以下図面を用いて詳細−こ
説明する。
Ｆ８に変調方式では、２ｍ符号をｆＭ、ｆＬの２つのキ
ャリア周波数に対応させるために、キャリア周波数の推
移は、第４図（ａ）の如く速かに推移するのが理想であ
る。ところが実際には［１１回路の特性や、回線の影？
（％に浮遊容量）などにより、第４図中）の如く緩かに
変化する。従りてゼロクロス間隔も第４図（Ｃ）のよう
に清らかに変化する。ざらｌこゼロク臂ス間隔レジスタ
ＲＺＯＯに入るゼロクロス間隔はサンプリング周期で量
子化されるために、量子化誤差を生じ、＃１４図（ｄ）
の如く推移する。第４図（ｄ）を拡大し第５図に示す。
ャリア周波数に対応させるために、キャリア周波数の推
移は、第４図（ａ）の如く速かに推移するのが理想であ
る。ところが実際には［１１回路の特性や、回線の影？
（％に浮遊容量）などにより、第４図中）の如く緩かに
変化する。従りてゼロクロス間隔も第４図（Ｃ）のよう
に清らかに変化する。ざらｌこゼロク臂ス間隔レジスタ
ＲＺＯＯに入るゼロクロス間隔はサンプリング周期で量
子化されるために、量子化誤差を生じ、＃１４図（ｄ）
の如く推移する。第４図（ｄ）を拡大し第５図に示す。
第５卸において、Ａ、Ｂで示した部分はキャリア周波数
が安定した部分を示Ｔ０ ドレベルをＴＨＯに選んだとする。Ｏ，Ｄ部分で示すよ
うに、この時点はゼロクロス間隔に相当するので、ゼロ
クロス間隔の変動が一番大きく、誤ａｉｍの原因となる
〇 即ち第５図でＲＺＯＩはＴＨｏより大きいので、復調出
力は１となるが、ＲＺＯ（Ｉ＋１）はＴＨＯより小さい
ので、′Ｏ０を出力することとなり、誤復調を起し易い
レベル設定である。
が安定した部分を示Ｔ０ ドレベルをＴＨＯに選んだとする。Ｏ，Ｄ部分で示すよ
うに、この時点はゼロクロス間隔に相当するので、ゼロ
クロス間隔の変動が一番大きく、誤ａｉｍの原因となる
〇 即ち第５図でＲＺＯＩはＴＨｏより大きいので、復調出
力は１となるが、ＲＺＯ（Ｉ＋１）はＴＨＯより小さい
ので、′Ｏ０を出力することとなり、誤復調を起し易い
レベル設定である。
本発明はこのような欠点をも除去するためになされたも
ので、スレシ嘗ルドレベルにヒステリシス特性をもたせ
たことを特徴とする。
ので、スレシ嘗ルドレベルにヒステリシス特性をもたせ
たことを特徴とする。
第５図−こ示すように２段のスレシ曹ルドレベルＴＨＩ
、ＴＨ２を設け、ゼロクロス間隔（ＲＺＯの僅）の大き
さによりてスレシ曹ルドレベルを決定する。第５図にお
いて、時刻ｔ ｏ ｙ ｔ ｌの間はスレシールドレベ
ルをＴＨＩに設定すると、この間のＲＺＯの飯ｚＣはＴ
ＨＩより小さいので、復調出力は′０”となるように設
計する。時刻ｔｌを過ぎると、ＺＯ＞ＴＨＩとなるので
、復調出力は°１”となり、同時にスレシ璽ルドレペル
をＴＨ２に切換える。時刻ｎではＺｏｏ＞ＴＨ２である
から、復１１１ａ３力は変化せず°ｌ”である。時刻ｔ
、を過ぎるとＺＯ＜ＴＨ２となり、復調出力は°０°と
なり同時にスレシ冒ルドレベルはＴＨＩに切換えられる
。以下このサイクルを繰返す。
、ＴＨ２を設け、ゼロクロス間隔（ＲＺＯの僅）の大き
さによりてスレシ曹ルドレベルを決定する。第５図にお
いて、時刻ｔ ｏ ｙ ｔ ｌの間はスレシールドレベ
ルをＴＨＩに設定すると、この間のＲＺＯの飯ｚＣはＴ
ＨＩより小さいので、復調出力は′０”となるように設
計する。時刻ｔｌを過ぎると、ＺＯ＞ＴＨＩとなるので
、復調出力は°１”となり、同時にスレシ璽ルドレペル
をＴＨ２に切換える。時刻ｎではＺｏｏ＞ＴＨ２である
から、復１１１ａ３力は変化せず°ｌ”である。時刻ｔ
、を過ぎるとＺＯ＜ＴＨ２となり、復調出力は°０°と
なり同時にスレシ冒ルドレベルはＴＨＩに切換えられる
。以下このサイクルを繰返す。
上記の如き動作を行う回路の１例をｊＩ６図に示す。第
６図−こおいて２１はゼロクロス間隔レジスタＲＺＯで
ある時刻のゼロクロス間隔ＺＣがストアされている。２
２は比較器で、スレシ箇ルド切換器２３より出力された
スレシ■ルドレペル値と、前記ゼロクロス間隔値ｚＣを
比較し、ゼロクロス間隔ｚＯの方が小さい場合は、比較
器２２は“０１を出力し、大きい場合は１１′を出力す
る回路構成とする。比較器２２の出力は復調出力ＲＤと
なると共に、スレシ璽ルド切換器２３の入力となりてい
る。スレシ冒ルド切換器２３は、比較器２２の出力が“
０“のときはＴＨＩ（ハイレベル）を出力し、“１“の
ときはＴＨ２（ローレベル）を出力するように設計する
。
６図−こおいて２１はゼロクロス間隔レジスタＲＺＯで
ある時刻のゼロクロス間隔ＺＣがストアされている。２
２は比較器で、スレシ箇ルド切換器２３より出力された
スレシ■ルドレペル値と、前記ゼロクロス間隔値ｚＣを
比較し、ゼロクロス間隔ｚＯの方が小さい場合は、比較
器２２は“０１を出力し、大きい場合は１１′を出力す
る回路構成とする。比較器２２の出力は復調出力ＲＤと
なると共に、スレシ璽ルド切換器２３の入力となりてい
る。スレシ冒ルド切換器２３は、比較器２２の出力が“
０“のときはＴＨＩ（ハイレベル）を出力し、“１“の
ときはＴＨ２（ローレベル）を出力するように設計する
。
以上に述べた動作のフローを第７図に示す。
継７図において、ゼロク四スを検出し次の変化点を監視
するループに移る前に、ＲＤ（復調出力）を出力すると
いう作業を行うが、その作業にＭサイクルかかったとす
ると、ゼロクロス間隔ＺＣを監視するクロックパルスの
一周期であるＮ″′ＣＭを割った値Ｍ／ＮをＲＺＯに１
リセツトしなければならない。
するループに移る前に、ＲＤ（復調出力）を出力すると
いう作業を行うが、その作業にＭサイクルかかったとす
ると、ゼロクロス間隔ＺＣを監視するクロックパルスの
一周期であるＮ″′ＣＭを割った値Ｍ／ＮをＲＺＯに１
リセツトしなければならない。
（６）発明の効果
前項（５）で一部説明したように、第５図の如くスレシ
謬ルドレペルをＴＨＯに設定すると、０．Ｄ部に見られ
る如く、ゼロクロス間隔ＺＯが、スレシ璽ルドレベルを
越えた場合は、復調出力は°１“以下の場合°０＠とな
り、誤復調となる。このようなセｔｘクロス間隔ｚＣの
変動は、一定のサンプリング周期を有するクロックパル
スでカウントすることによる量子化ＩＩ！！に基くもの
である。
謬ルドレペルをＴＨＯに設定すると、０．Ｄ部に見られ
る如く、ゼロクロス間隔ＺＯが、スレシ璽ルドレベルを
越えた場合は、復調出力は°１“以下の場合°０＠とな
り、誤復調となる。このようなセｔｘクロス間隔ｚＣの
変動は、一定のサンプリング周期を有するクロックパル
スでカウントすることによる量子化ＩＩ！！に基くもの
である。
本発明はこの量子化誤差による誤復調を完全に防止する
という大きな効果を有する。
という大きな効果を有する。
菫たゼロクロス間隔として、第３凶に示す複数個のゼロ
クロス間隔レジスタＲＺＯＩ〜Ｂ２．０６ニ貯工られｒ
、：ｆ−ＩＺＯＮ−１、〜、ＺＯＮ−６の平均値を採用
すれば、第１図（ｂ）に示す波形に上−丁卯対称、ある
いは左右非対称が生じて、ゼロクロス間隔ＺＯＮ−１、
ＺＯＮ−２などがばらついても、偶数個の平均をとるこ
とにより相殺ざら正しい値が得られる。その結果前述の
゛非対称が生じても誤復調とならないという大きな効果
を有する。
クロス間隔レジスタＲＺＯＩ〜Ｂ２．０６ニ貯工られｒ
、：ｆ−ＩＺＯＮ−１、〜、ＺＯＮ−６の平均値を採用
すれば、第１図（ｂ）に示す波形に上−丁卯対称、ある
いは左右非対称が生じて、ゼロクロス間隔ＺＯＮ−１、
ＺＯＮ−２などがばらついても、偶数個の平均をとるこ
とにより相殺ざら正しい値が得られる。その結果前述の
゛非対称が生じても誤復調とならないという大きな効果
を有する。
［１図は従来のａ！ｐ１万式を示す図、第２図は本発明
の復調方式を示す図、第３図はゼロクロス間隔とゼロク
ロス間隔を貯える保存用レジスタの関係を示す図、第４
図は従来方式の欠点を示すためのＫ 、第ｓ図は本発明
のスレン１ルドレペルの設定法を説明するための図、第
６図は本発明動作を実演する回路ブロック図、第７図は
本発明動作フローチャートである。 鯖２図において、１１はバンドパスフィルタ、１２はリ
ミッタアンプ、１３はコンパレータ、１４はマイクロプ
ロセサ、１５は入出カポ−） 、ＲＺＯＯ〜はゼロクロ
ス間隔保存用レジスタ、ＲＡＭは２ンダムアクセスメモ
リ、Ａｏｏはア中、ムレータＡＬＵは演算エニット、Ｒ
Ｄは復調データである。 また第６図において、２１はゼロクｐス保存用レジスタ
、２２４１比１１１器、２３はスレシールドレベル切換
器である。 第２０ ｔｙ ｔｗ＋ ｔＮ２ｔｐＩＬ３ｔｙ−ａ ｔｙ−ｓ
第６図 ネ１ り 図
の復調方式を示す図、第３図はゼロクロス間隔とゼロク
ロス間隔を貯える保存用レジスタの関係を示す図、第４
図は従来方式の欠点を示すためのＫ 、第ｓ図は本発明
のスレン１ルドレペルの設定法を説明するための図、第
６図は本発明動作を実演する回路ブロック図、第７図は
本発明動作フローチャートである。 鯖２図において、１１はバンドパスフィルタ、１２はリ
ミッタアンプ、１３はコンパレータ、１４はマイクロプ
ロセサ、１５は入出カポ−） 、ＲＺＯＯ〜はゼロクロ
ス間隔保存用レジスタ、ＲＡＭは２ンダムアクセスメモ
リ、Ａｏｏはア中、ムレータＡＬＵは演算エニット、Ｒ
Ｄは復調データである。 また第６図において、２１はゼロクｐス保存用レジスタ
、２２４１比１１１器、２３はスレシールドレベル切換
器である。 第２０ ｔｙ ｔｗ＋ ｔＮ２ｔｐＩＬ３ｔｙ−ａ ｔｙ−ｓ
第６図 ネ１ り 図
Claims (1)
- 受信フィルタにより受信ＦＳＫ信号から２つのキャリア
周波数成分をとりだした後、リミッタアン１によりゼロ
クロス位置を明確にし、コン／＜レータにより正負のリ
ミッタアンプの出力を１０２か°１”かの信号に変換し
、次いで一定Ｏ）サンプリング周期を有するクロックパ
ルスでゼロクロス間隔を測定すると共にゼロクロスを船
視し、ゼロクロスがなければゼロクロス間隔レジスタに
クロックパルス数を貯え、ゼロクロスが検出された場合
はゼロクロス間隔とスレシｌルドレベルを比較しゼロク
ロス間隔がスレシ謬リドレベルより小さい場合は比較器
は復調信号°Ｏ”を出力し、大きい場合は復調信号１１
′を出力し、かつ前記スレシ曹ルドレベルを前記比較器
の出力を入力として動作するスレシ冒ルドレベル切換器
により、前記比較器の出力が°０１のときはノ・イレペ
ルに、前記比較器の出力が“１°のときはローレベルに
切換えることを特徴とするＦ８に復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210875A JPS58114651A (ja) | 1981-12-28 | 1981-12-28 | Ｆｓｋ復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210875A JPS58114651A (ja) | 1981-12-28 | 1981-12-28 | Ｆｓｋ復調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114651A true JPS58114651A (ja) | 1983-07-08 |
Family
ID=16596537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210875A Pending JPS58114651A (ja) | 1981-12-28 | 1981-12-28 | Ｆｓｋ復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926444A (en) * | 1988-04-29 | 1990-05-15 | Scientific-Atlanta, Inc. | Data transmission method and apparatus by period shift keying (TSK) |
| JP2014030269A (ja) * | 2008-05-29 | 2014-02-13 | Sk Telecom Kk | デジタル高周波処理技術を利用した近距離無線信号送受信装置及び方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136069A (en) * | 1980-03-27 | 1981-10-23 | Fujitsu Ltd | Output discrimination system for fsk demodulation |
-
1981
- 1981-12-28 JP JP56210875A patent/JPS58114651A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136069A (en) * | 1980-03-27 | 1981-10-23 | Fujitsu Ltd | Output discrimination system for fsk demodulation |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926444A (en) * | 1988-04-29 | 1990-05-15 | Scientific-Atlanta, Inc. | Data transmission method and apparatus by period shift keying (TSK) |
| EP0422027A1 (en) * | 1988-04-29 | 1991-04-17 | Scientific-Atlanta, Inc. | Data transmission method and apparatus by period shift keying (tsk) |
| JP2014030269A (ja) * | 2008-05-29 | 2014-02-13 | Sk Telecom Kk | デジタル高周波処理技術を利用した近距離無線信号送受信装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US6937683B1 (en) | Compact digital timing recovery circuits, devices, systems and processes | |
| JPH0127618B2 (ja) | ||
| US4080589A (en) | Error density detector | |
| US5297869A (en) | Apparatus and method for synchronizing a digital data clock in a receiver with a digital data clock in a transmitter | |
| JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| US3949394A (en) | Read amplifier having retriggerable, variable duty cycle inhibit pulse generator | |
| US4780895A (en) | Circuit for stabilizing the rate at which pulses appear | |
| JP2771354B2 (ja) | 復調器 | |
| JPS58114651A (ja) | Ｆｓｋ復調方式 | |
| JPH02501526A (ja) | 光フアイバシステムのためのデータビツト検知器 | |
| US6990157B2 (en) | All-digital FSK demodulation with selectable data rate and adjustable resolution | |
| US5617374A (en) | Signal detection device and clock recovery device using the same | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPS58114652A (ja) | Ｆｓｋ復調方式 | |
| JPH0366867B2 (ja) | ||
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| SU1401630A1 (ru) | Устройство дл фазовой синхронизации | |
| JPH0366868B2 (ja) | ||
| JPS63185136A (ja) | サンプリングクロツク再生回路 | |
| JPS58114552A (ja) | Ｆｓｋ復調回路 | |
| JPH0775355B2 (ja) | 直流ドリフト補償回路 |