JPH0412653B2 - - Google Patents
Info
- Publication number
- JPH0412653B2 JPH0412653B2 JP57144127A JP14412782A JPH0412653B2 JP H0412653 B2 JPH0412653 B2 JP H0412653B2 JP 57144127 A JP57144127 A JP 57144127A JP 14412782 A JP14412782 A JP 14412782A JP H0412653 B2 JPH0412653 B2 JP H0412653B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- output
- quantization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013139 quantization Methods 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 5
- 230000005236 sound signal Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明は入力音響信号をアナログ・デイジタル
変換（以下ADと称す）し、該ADされたPCM信
号をデイジタル処理する回路についての量子化ノ
イズ防止回路に関する。
変換（以下ADと称す）し、該ADされたPCM信
号をデイジタル処理する回路についての量子化ノ
イズ防止回路に関する。
入力音響信号をタイムサンプリングしてPCM
信号に変換するのにAD回路が用られる。AD回
路は入力音響信号の振巾を量子化し、デイジタル
信号に変換するものであり、変換ビツトをＮとす
ると、入力音響信号の振巾は2Nの量子化区域で量
子化され、対応するデイジタル数のPCM信号に
変換される。量子化単位をＡ（単位；ボルト）と
すると、入力音響信号の最大振巾はＡ・2Nにする
必要がある。第１図は入力音響信号の振巾が小さ
い場合のAD回路の動作例を示すタイムチヤート
である。
信号に変換するのにAD回路が用られる。AD回
路は入力音響信号の振巾を量子化し、デイジタル
信号に変換するものであり、変換ビツトをＮとす
ると、入力音響信号の振巾は2Nの量子化区域で量
子化され、対応するデイジタル数のPCM信号に
変換される。量子化単位をＡ（単位；ボルト）と
すると、入力音響信号の最大振巾はＡ・2Nにする
必要がある。第１図は入力音響信号の振巾が小さ
い場合のAD回路の動作例を示すタイムチヤート
である。
第１図において、横線ａ，ｂ，ｃはAD回路の
量子化区域の閾値を示す。従つて、ａ〜ｂ間及び
ｂ〜ｃ間が前述の量子化単位Ａである。ｅは入力
音響信号波形を示す。T1〜T4はAD回路のサンプ
リングの時点である。ｄはAD回路の最下位ビツ
トの変換出力を示す。
量子化区域の閾値を示す。従つて、ａ〜ｂ間及び
ｂ〜ｃ間が前述の量子化単位Ａである。ｅは入力
音響信号波形を示す。T1〜T4はAD回路のサンプ
リングの時点である。ｄはAD回路の最下位ビツ
トの変換出力を示す。
さて、第１図から明らかな通り、量子化区域近
傍での入力音響信号の徴小変動は、AD回路の量
子化ノイズとなる。即ち、無信号時における僅な
ノイズ変動でも、AD回路の最下位のビツト変動
に対応する量子化ノイズ変動となる訳である。こ
のノイズ変動を除くためには入力音響信号の交流
バイアス点をａとｂの中間、又はｂとｃの中間の
様に量子化閾値の中間におけば良いが、量子化閾
値の間隔Ａは入力音響信号の最大振巾の１／2Nであ る。一般にＮは８〜12であり、従つてＡは微小量
であり、温度変化、経時変化等により量子化閾値
の中間に安定した置くのは難しい。
傍での入力音響信号の徴小変動は、AD回路の量
子化ノイズとなる。即ち、無信号時における僅な
ノイズ変動でも、AD回路の最下位のビツト変動
に対応する量子化ノイズ変動となる訳である。こ
のノイズ変動を除くためには入力音響信号の交流
バイアス点をａとｂの中間、又はｂとｃの中間の
様に量子化閾値の中間におけば良いが、量子化閾
値の間隔Ａは入力音響信号の最大振巾の１／2Nであ る。一般にＮは８〜12であり、従つてＡは微小量
であり、温度変化、経時変化等により量子化閾値
の中間に安定した置くのは難しい。
パルス状ノイズは持続時間は短いが、振巾が比
較的大きく、たまたまサンプリングされると、こ
れもノイズ変動の１つとなる。入力音響信号が変
化しているとき、微小ノイズはマスキング効果に
より聴感上耳障りでないが、無信号時における微
小ノイズは極めて耳障りである。
較的大きく、たまたまサンプリングされると、こ
れもノイズ変動の１つとなる。入力音響信号が変
化しているとき、微小ノイズはマスキング効果に
より聴感上耳障りでないが、無信号時における微
小ノイズは極めて耳障りである。
本発明は無信号時におけるかかる量子化ノイズ
の発生を防止する回路手段を提供するものであ
り、以下図面と共に詳細に説明する。
の発生を防止する回路手段を提供するものであ
り、以下図面と共に詳細に説明する。
第２図において、１は音響信号入力端子、２は
第１クロツク入力端子、３はAD回路、４は伝達
制御回路、５及び６は第１及び第２量子化回路、
７は第１計数回路、８はシフトレジスタ、９は
ANDゲートである。
第１クロツク入力端子、３はAD回路、４は伝達
制御回路、５及び６は第１及び第２量子化回路、
７は第１計数回路、８はシフトレジスタ、９は
ANDゲートである。
AD回路３は入力端子INに導れた入力音響信号
をCK端子に与えらえる第１クロツク毎にタイム
サンプリングし、ＮビツトのPCM信号に変換す
る。このＮビツトのPCM信号は第１量子化回路
５及び第２量子化回路６のそれぞれの入力端子Ｄ
１〜DNに導かれ、PCM信号の値が所定の範囲で
あるかどうかを区別して該PCM信号の値を論理
“０”又は論理“１”に量子化される。磁気テー
プの無信号録音部分を再生している場合のよう
に、入力音響信号の振巾が小さい場合（無信号
時）、AD１〜ADNのデイジタルコードで構成さ
れるPCM信号の値が変化する範囲は小さく、第
１量子化回路５の出力が論理“１”となる。入力
音響信号の振巾が所定量以上あり、PCM信号の
値が所定値以上、又は以下となると、第２量子化
回路６の出力が論理“１”となる。
をCK端子に与えらえる第１クロツク毎にタイム
サンプリングし、ＮビツトのPCM信号に変換す
る。このＮビツトのPCM信号は第１量子化回路
５及び第２量子化回路６のそれぞれの入力端子Ｄ
１〜DNに導かれ、PCM信号の値が所定の範囲で
あるかどうかを区別して該PCM信号の値を論理
“０”又は論理“１”に量子化される。磁気テー
プの無信号録音部分を再生している場合のよう
に、入力音響信号の振巾が小さい場合（無信号
時）、AD１〜ADNのデイジタルコードで構成さ
れるPCM信号の値が変化する範囲は小さく、第
１量子化回路５の出力が論理“１”となる。入力
音響信号の振巾が所定量以上あり、PCM信号の
値が所定値以上、又は以下となると、第２量子化
回路６の出力が論理“１”となる。
第１計数回路７は第１量子化回路５の出力が論
理“１”のときのみ第１クロツクを計数する。
尚、第１クロツクが所定数計数されると、第１計
数回路７の出力Ｑが論理“１”となり、計数機能
を停止するように構成する。シフトレジスタ８は
第２量子化回路６の出力を第１クロツクでサンプ
リングし、シフトする。従つて第２量子化回路６
の出力が第１クロツクの３周期の間論理“１”で
あると、シフトレジスタ８の出力Q1、Q2、Q3は
全て論理“１”となり、その結果、アンドゲート
９の出力は論理“１”となり、第１計数回路７の
出力を初期値化する。
理“１”のときのみ第１クロツクを計数する。
尚、第１クロツクが所定数計数されると、第１計
数回路７の出力Ｑが論理“１”となり、計数機能
を停止するように構成する。シフトレジスタ８は
第２量子化回路６の出力を第１クロツクでサンプ
リングし、シフトする。従つて第２量子化回路６
の出力が第１クロツクの３周期の間論理“１”で
あると、シフトレジスタ８の出力Q1、Q2、Q3は
全て論理“１”となり、その結果、アンドゲート
９の出力は論理“１”となり、第１計数回路７の
出力を初期値化する。
伝達制御回路４は第１計数回路７の出力Ｑが論
理“０”のとき、入力端子Ｄ１〜DNに与えられ
たPCM信号を出力端子Ｐ１〜PNに伝達し、論理
“１”のとき、一定のデイジタル値を出力するよ
う構成されている。尚、伝達制御回路４はラツチ
回路で構成されても良く、CT入力が論理“０”
のとき第１クロツクの周期毎にラツチ動作を行
い、またCT入力が論理“１”のときラツチ動作
を行なわず、出力が変化しないよう構成できる。
理“０”のとき、入力端子Ｄ１〜DNに与えられ
たPCM信号を出力端子Ｐ１〜PNに伝達し、論理
“１”のとき、一定のデイジタル値を出力するよ
う構成されている。尚、伝達制御回路４はラツチ
回路で構成されても良く、CT入力が論理“０”
のとき第１クロツクの周期毎にラツチ動作を行
い、またCT入力が論理“１”のときラツチ動作
を行なわず、出力が変化しないよう構成できる。
以上の様に構成すると、無信号時、即ち入力音
響信号の振巾が小さい時は、PCM信号は第１量
子化回路５により量子化され、第１計数回路７の
出力Ｑが論理“１”となり、伝達制御回路４は
PCM信号の伝達を停止させるから、量子化ノイ
ズを発生しない構成とする事ができる。勿論、無
信号時にパルス状ノイズが発生し、これを第２量
子化回路で量子化しても、持続時間が第１クロツ
クの３周期分以上なければ第１計数回路７は初期
値化されず、従つて伝達制御回路４はPCM信号
の伝達を停止したままである。
響信号の振巾が小さい時は、PCM信号は第１量
子化回路５により量子化され、第１計数回路７の
出力Ｑが論理“１”となり、伝達制御回路４は
PCM信号の伝達を停止させるから、量子化ノイ
ズを発生しない構成とする事ができる。勿論、無
信号時にパルス状ノイズが発生し、これを第２量
子化回路で量子化しても、持続時間が第１クロツ
クの３周期分以上なければ第１計数回路７は初期
値化されず、従つて伝達制御回路４はPCM信号
の伝達を停止したままである。
尚、第２量子化回路６の出力の代りに第１量子
化回路５の出力を論理反転したものを用いても既
述の説明と同様に機能する。また、第１計数回路
の初期値化は、第２量子化回路６の出力か、又は
第１量子化回路５の出力の反転が第１クロツクの
所定タイミングのとき論理“１”になつたとき行
わさせても良い。この場合、無信号時のパルス状
ノイズは量子化ノイズとなるが、定常的な量子化
ノイズは防ぐ事ができる。
化回路５の出力を論理反転したものを用いても既
述の説明と同様に機能する。また、第１計数回路
の初期値化は、第２量子化回路６の出力か、又は
第１量子化回路５の出力の反転が第１クロツクの
所定タイミングのとき論理“１”になつたとき行
わさせても良い。この場合、無信号時のパルス状
ノイズは量子化ノイズとなるが、定常的な量子化
ノイズは防ぐ事ができる。
このように本発明の量子化ノイズ防止回路によ
れば、簡単な回路構成で無信号時の量子化ノイズ
を防止することができる。
れば、簡単な回路構成で無信号時の量子化ノイズ
を防止することができる。
第１図は入力音響信号の振巾が小さい場合のア
ナログ・デイジタル変換回路の動作例を示すタイ
ムチヤート図、第２図は本発明の量子化ノイズ防
止回路のブロツク回路図である。 １……音響信号入力端子、２……第１クロツク
入力端子、３……アナログ・デイジタル変換回
路、４……伝達制御回路、５……第１量子化回
路、６……第２量子化回路、７……第１計数回
路、８……シフトレジスタ、９……第２計数回
路。
ナログ・デイジタル変換回路の動作例を示すタイ
ムチヤート図、第２図は本発明の量子化ノイズ防
止回路のブロツク回路図である。 １……音響信号入力端子、２……第１クロツク
入力端子、３……アナログ・デイジタル変換回
路、４……伝達制御回路、５……第１量子化回
路、６……第２量子化回路、７……第１計数回
路、８……シフトレジスタ、９……第２計数回
路。
Claims (1)
- 【特許請求の範囲】 １ (a) 入力音響信号を第１クロツクによりタイ
ムサンプリングし、PCM信号に変換するアナ
ログ・デイジタル変換回路と、 (b) 入力音響信号が変換された前記PCM信号の
値が所定の範囲であるかどうかを区別して該
PCM信号の値を論理“０”又は論理“１”に
量子化して出力する第１及び第２の量子化回路
と、 (c) 該第１量子化回路の出力に基づき、第１クロ
ツク（又はこれに対応したクロツク）を計数す
る第１計数回路と、 (d) 前記第２量子化回路出力を前記第１クロツク
（又はこれに対応したクロツク）でサンプリン
グしてシフトするシフトレジスタと、 (e) 前記アナログ・デイジタル変換回路出力の
PCM信号を後続するデイジタル処理回路に伝
達制御する伝達制御回路と で構成され、前記第１計数回路は前記シフトレジ
スタ出力で初期値化され、前記伝達制御回路は前
記第１計数回路出力により前記PCM信号の伝達
を制御され、入力音響信号の振巾が小さく且つ前
記PCM信号の値の範囲が所定の上限値と下限値
の範囲内であれば（無信号時と称す）前記第１量
子化回路により量子化され、前記第１計数回路が
前記第１クロツクを所定数計数すると、前記伝達
制御回路は前記AD回路出力のPCM信号の伝達を
中断し、入力音響信号の振巾が大きく且つ前記
PCM信号の値の範囲が所定の上限値又は下限値
を越えれば（有信号時と称す）前記第２量子化回
路により量子化され、第１クロツクに基づき前記
シフトレジスタに記憶され、この記憶内容に基づ
き前記第１計数回路を初期値化し、前記伝達制御
回路は前記PCM信号を後続するデイジタル処理
回路に伝達する事を特徴とする無信号時の量子化
ノイズ防止回路。 ２ 伝達制御回路は前記PCM信号を後続するデ
イジタル処理回路に伝達するか或は所定デイジタ
ル値を伝達するかが前記第１計数回路出力により
制御される事を特徴とする特許請求の範囲１に記
載の無信号時の量子化ノイズ防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14412782A JPS5933944A (ja) | 1982-08-19 | 1982-08-19 | 量子化ノイズ防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14412782A JPS5933944A (ja) | 1982-08-19 | 1982-08-19 | 量子化ノイズ防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5933944A JPS5933944A (ja) | 1984-02-24 |
| JPH0412653B2 true JPH0412653B2 (ja) | 1992-03-05 |
Family
ID=15354824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14412782A Granted JPS5933944A (ja) | 1982-08-19 | 1982-08-19 | 量子化ノイズ防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012081489A1 (ja) | 2010-12-16 | 2012-06-21 | 大日本印刷株式会社 | 清涼飲料の充填方法及び装置 |
| WO2015072506A1 (ja) | 2013-11-14 | 2015-05-21 | 大日本印刷株式会社 | ボトルの殺菌方法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165441A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | Ｐｃｍ信号符号器 |
-
1982
- 1982-08-19 JP JP14412782A patent/JPS5933944A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165441A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | Ｐｃｍ信号符号器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012081489A1 (ja) | 2010-12-16 | 2012-06-21 | 大日本印刷株式会社 | 清涼飲料の充填方法及び装置 |
| WO2015072506A1 (ja) | 2013-11-14 | 2015-05-21 | 大日本印刷株式会社 | ボトルの殺菌方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5933944A (ja) | 1984-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006851A (en) | Analog-to-digital converting system | |
| US6934324B2 (en) | Zero value-detecting circuit | |
| JPH0412653B2 (ja) | ||
| US4507792A (en) | PCM Encoder conformable to the A-law | |
| US5523756A (en) | Analog-to-digital converter with offset reduction loop | |
| KR100196477B1 (ko) | A/d 변환기 | |
| JPS6142895B2 (ja) | ||
| JPS5718124A (en) | Analog-to-digital converter | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPS6211324A (ja) | デイジタル−アナログ変換方法 | |
| JP2794713B2 (ja) | パイロット信号判別回路 | |
| SU484648A1 (ru) | Устройство стабилизации средней частоты шумовых выбросов над пороговым уровнем | |
| JP3115881B2 (ja) | ディジタル電圧信号の雑音を減少する方法 | |
| EP0740863B1 (en) | Pulse density mapping method for delta sigma modulators | |
| JPS6318707B2 (ja) | ||
| SU1580529A1 (ru) | Устройство с регулируемым коэффициентом усилени | |
| SU902249A1 (ru) | Преобразователь интервала времени в цифровой код | |
| JP3687873B2 (ja) | データ抽出回路 | |
| SU1617628A1 (ru) | Устройство автоматической дискретной регулировки коэффициента передачи | |
| SU377825A1 (ru) | УСТРОЙСТВО дл СЧИТЫВАНИЯ ИНФОРМАЦИИ | |
| JPS6356011A (ja) | ディジタル回路 | |
| SU1478344A1 (ru) | Устройство адаптивного приема дискретных сигналов | |
| SU1196787A2 (ru) | Устройство регулировани уровн квантовани | |
| SU1056227A1 (ru) | Аналого-цифровой интегратор | |
| JP2606458Y2 (ja) | 信号レベル監視回路 |