JPS6384270A - 圧縮コ−ド符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、少なくとも２つの画像データ入力手段が接続
され、該画像データ入力手段より同時に入力される画像
データを圧縮処理し出力する圧縮コード符号化装置に関
するものである。

［従来の技術］ ファクシミリ等の画像伝送装置や、近年の光デイスク装
置や磁気ディスク装置等を用いた画像ファイル装置等に
おいては、画像信号を符号化した後、圧縮処理して取り
扱う事により、データ量を減少せしめ、伝送、或いは蓄
積動作の高速化、効率化を図っている。

従来は、かかる装置は単機能のものが多く、画像データ
の入力も単一装置よりのみ入力され、同時に２つの画像
データが扱われることはなく、例えば原稿面上の画像デ
ータを読取る画像データ読取装置においても、原稿が両
面原稿であっても片面づつ読取るものであった。このた
め、圧縮処理すべき入力画像データが同時に複数発生す
ることはなかった。

［発明が解決しようとする問題点］ しかし、近年は画像データ読取装置の画像データ読取り
部の単価も下がり、また、高速での画像処理を行なうべ
きとの要求も高くなり、また画像処理装置の構成も複雑
となり、複数の画像データ発生手段が備えられるように
なってきた。このため、同時に複数の画像データを圧縮
処理すべき要求が発生する事態も起きてきている。従来
はこのような場合には、圧縮処理を行なう圧縮コード符
号化装置を複数備え（画像データの発生数分の装置を備
−え）で処理しなければならず、非常に構成も複雑とな
り、また価格も高いものとなってしまっていた。

［問題点を解決するための手段］ 本発明は上述の問題点を解決することを目的として成さ
れたもので、上述の問題点を解決する一手段として、本
実施例は以下の構成を備える。

即ち、画像データ入力手段よりの画像データを所定量単
位で記憶する記憶手段と、該記憶手段に画像入力手段よ
りの入力タイミングに同期して入力画像データを書込む
書込手段と、該書込手段による一定時間内における記憶
手段に記憶された前記所定量の書込み画像データを前記
一定時間内に読出す読出手段と、該読出手段での読出し
画像データを圧縮処理し、圧縮コード情報に符号化する
圧縮手段とを備える。

［作用］ 以上の構成において、複数の（例えばｎ個）の画像デー
タ入力手段よりの記憶手段に記憶された一定時間内の入
力画像データを同じ一定時間内に読出しく例えば書込手
段の書込み速度のｎ倍の速度で読出し）圧縮手段に入力
して圧縮処理させることにより、１個の圧縮手段で複数
の画像データ入力手段よりの入力画像データをタイムシ
ェアリングに圧縮処理可能とする。

［実施例］ 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。

第１図は本発明に係る一実施例のブロック図であり、図
中１は読出しアドレスカウンタ、２は書込みアドレスカ
ウンタ、３．４はアドレスセレクタＡ、Ｂ、５は書込み
制御回路、６〜９は１ライン分の画像データを記憶可能
なラインバツファＡ〜Ｄ１１０はデータセレクタ、１１
は圧縮コード生成回路、１２はコード切替回路、１３．
１４はバッキングで回路Ａ、Ｂである。

本実施例では画像データＡ１５及び画像データＢ１６は
、同一の画像読取り装置より読出された、例えば同一原
稿の表裏面の画像データであり、同一の読取画像同期信
号１９及び読取画像データ取込みタイミングを示す読取
りクロツタ（ＣＫ）２０に同期して送られてくる。書込
みアドレスカウンタ２はこの読取画像同期信号１９によ
り“イネーブル”状態となり、ＣＫＡ２０により初期状
態より順次カウントアツプするカウンタであり、このカ
ウントした書込みアドレスは、アドレスセレクタＡ３及
びアドレスセレクタＢ４に出力されている。アドレスセ
レクタＡ３は、画像データＡ１５をラインバッファＡ６
に書込む時、画像データＢ１６をラインバッファＣ１８
に書込む時に、書込みアドレスカウンタ２よりの書込み
アドレスを選択出力する。アドレスセレクタＢ４は、画
像データＡ１５をラインバッファＢ７に書込む時、画像
データＢ１６をラインバッファ９に書込む時に、書込み
アドレスカウンタ２よりの書込みアドレスを選択出力す
る。この両アドレスセレクタ３．４は、読取画像同期信
号１９の到達毎に切り替って選択されるもので、１ライ
ン毎にアドレスセレクタＡ３→アドレスセレクタＢ４が
交互に選択され、画像データ１５．１６を交互に書込ん
で行く。この時書込み制御回路５も選択された書込みア
ドレス出力側のラインバッファにライトイネーブル（Ｗ
Ｅ）信号を出力し、書込みを行なう。

本例においては、一方のラインバッファに画像データを
書込み中は、他方のラインバッファへの書込みは行なわ
れないため、この間を利用して読出しアドレスカウンタ
１よりの読出しアドレスを、アドレスセレクタＡ３又は
アドレスセレクタＢ４により非書込み中のラインバッフ
ァに供給し、先の書込み処理で書込まれている画像デー
タの読出しを行なう。この読出し制御は、不図示のタイ
ミング制御部より出力される、書込み時の読取画像同期
信号１９及びＣＫＡ２０の１／２の周期である、読み出
し画像同期信号１７及び画像データ読出しタイミングク
ロック（ＣＫＢ）１８により行なわれる。

読出しアドレスカウンタ１は、上述した如く読出し画像
同期信号１７が付勢される毎に“イネーブル′°状態と
なり、初期値よりＣＫ８１８に同期してカウントアツプ
する。そして、この読出しアドレスカウンタ１よりの読
出しアドレスは、アドレスセレクタＡ３及びアドレスセ
レクタＢ４に出力され、非書込み中のラインバッファに
それぞれ供給され、対応するアドレスの書込みデータが
順次読出されることになる。この時の読出しタイミング
は、書込みタイミングの２倍の速度であり、１ライン分
のデータが書込まれる間に、先に同時に２つのラインバ
ッファに書込まれた画像データＡ１５と画像データＢ１
６の双方の書込みデータを読出すことができる。このラ
インバッファよりの読出しデータは、データセレクタ１
ｏに入力され、ここで読出し中のラインバッファよりの
データのみが選択され圧縮コード生成回路１１に出力さ
れる。そして、この圧縮コード生成回路１１に送られた
入力画像データは、ここで圧縮処理され、圧縮コード化
されて、圧縮コードのコード長データと共にコード切替
回路１２に出力される。

コード切替回路１２に入力された読出し画像データは、
ここで再び画像データＡ１５と画像データ８１Ｂとに分
離出力され、それぞれ対応するバッキング回路に送られ
、ここで並列の所定量毎の圧縮コードにバッキング処理
され、出力される。

以上説明した本実施例の動作タイミングチャートを第２
図に示す。ここで、クロック信号波形は動作エッチのみ
示している。

以上の構成中のアドレスセレクタＡ３及びアドレスセレ
クタＢ４の詳細回路図を第３図に示す。

第３図に示す如く、読取画像同期信号１７がフリップフ
ロップ３１のクロック信号として入力されており、読取
画像同期信号１７が来る毎にフリップフロップ３１の出
力が反転し、この出力によりトライステート出力のバッ
ファ３２の出力を制御して読出しアドレスカウンタ１よ
りの読出しアドレスと、書込みアドレスカウンタ２より
の書込みアドレスとを、ラインバッファＡ６又はＢ７に
供給するか、ラインバッファＣ８又はＤ９に供給するか
を選択する。なおＲＳＴは初期リセット信号である。

また、データセレクタ１０の詳細回路図を第４図に示す
。

フリップフロップ４１には読取画像同期信号１９が、フ
リップフロップ４２には読出画像同期信号１７がそれぞ
れクロック信号として入力されており、これらのクロッ
ク信号の来る毎にフリップフロップ４１．４２が反転す
る。このフリップフロップ４１．４２の出力はアンドゲ
ート回路４３に入力されており、ゲートａにはラインバ
ッファＡ６の出力２１が、ゲートｂにはラインバッファ
Ｂ７の出力２２が、ゲートＣにはラインバッファＣ８の
出力２３が、ゲートｄにはラインバッファＤ９の出力２
４がそれぞれ入力されており、各ラインバッファＡ−Ｄ
（６〜９）よりの読出し画像データを順次切り替えて選
択出力する。そして各ゲート４３の出力はオアゲート４
４を介して圧縮コード生成回路１１に出力される。

コード切替回路１２の詳細を第５図に示す。

第５図に示す如く、フリップフロップ５１には読出画像
同期信号１７がクロック信号として入力されており、こ
のクロック信号の来る毎に出力が反転する。このため、
フリップフロップ５１の出力に接続されているアンドゲ
ート５２，５３が交互に選択され、このアンドゲート５
２，５３に入力されている圧縮コード生成回路１１によ
り圧縮処理された圧縮コード信号及び圧縮コード長デー
タは、それぞれ第２図に示す如く、交互にバッキング回
路Ａ１３及びバッキング回路Ｂ１４に送られることにな
る。

なお、以上の各バッファ３２及びゲート５２゜５３は、
図では１つづつが示されているのみであるが、これらは
ビット数分備えられている。

［他の実施例］ 以上の説明においては、読取り画像データの送出タイミ
ングが全く同じ場合を例としたが、送出タイミングが異
なる場合にも本発明は適用できる。

この場合には、ラインバッファに書込む書込みアドレス
を生成する書込みアドレスカウンタを、入力画像データ
種分の数備え、また書込み制御回路もこの数分備えるこ
ととすればよい。

この場合の、本発明に係る他の実施例のブロック図を第
６図に示す。

第６図において、第１図と同一構成には同一番号を付し
、説明を省略する。

図示の如く、読取画像同期信号Ａ６５、及びＣＫＤ６８
に同期して送られる、画像データＣ６９に対する書込み
アドレスを生成する書込みアドレスカウンタ八６１、及
び、書込みイネーブル信号（ＷＥ）を出力する書込み制
御回路Ａ６３を備え、また、読取画像同期信号Ｂ６６及
びＣＫＤ６８に同期して送られる、画像データＤ７０に
対する書込みアドレスを生成する書込みアドレスカウン
タＢ６２、及び、書込みイネーブル信号（ＷＥ）を出力
する書込み制御回路Ｂ６４を備えればよい。

そして、ラインバッファよりの読出し開始は、全ての１
ライン分の画像データの書込み終了時、又は、早く書込
みが終了した方のラインバッファより書込みデータ読出
しを行なえばよい。

以上の説明は読取り画像データが２種送られてくる場合
を述べたが、本発明はこれに限るものではなく、ライン
バッファを画像データ種数の２倍備え、これらを切替え
て読出すことにより、任意の数の画像データに対する圧
縮処理を、タイムシェアリングに１つの圧縮装置で行な
うことができる。

［発明の効果コ 以上説明した様に本発明によれば、同時に複数の読取り
データが送られてきても、同時に１つの圧縮装置で圧縮
処理して出力することができ、構成が簡単でかつ効率の
よい圧縮コード符号化装置が提供できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、第２図は
本実施例の動作タイミングチャート、第３図は第１図に
示すアドレスセレクタの詳細回路図、 第４図は第１図に示すデータセレクタの詳細回路図、 第５図は第１図に示すコード切替回路の詳細回路図、 第６図は本発明に係る他の実施例のブロック図である。 図中１・・・読出しアドレスカウンタ、２，６１゜６２
・・・書込みアドレスカウンタ、３．４・・・アドレス
セレクタ、５，６３．６４・・・書込み制御回路、６〜
９・・・ラインバッファ、１０・・・データセレクタ、
１１・・・圧縮コード生成回路、１２・・・コード切替
回路、１３．１４・・・バッキング回路である。 特許出願人　　　キャノン株式会社 ・−・＋−′ｌ−１ じ、、、　　　−、、、＝１

Claims (2)

【特許請求の範囲】
1. （１）少なくとも２つの画像データ入力手段が接続され
   、該画像データ入力手段より同時に入力される画像デー
   タを圧縮処理し出力する圧縮コード符号化装置であつて
   、前記画像データ入力手段よりの画像データを所定量単
   位で記憶する記憶手段と、該記憶手段に前記画像入力手
   段よりの入力タイミングに同期して入力画像データを書
   込む書込手段と、該書込手段による一定時間内における
   前記記憶手段に記憶した前記所定量の書込み画像データ
   を前記一定時間内に読出す読出手段と、該読出手段での
   読出し画像データを圧縮処理し、圧縮コード情報に符号
   化する圧縮手段とを備えることを特徴とする圧縮コード
   符号化装置。
2. （２）画像データ入力手段はｎ個接続され、同一入力タ
   イミングで画像データを入力し、読み出し手段は書込手
   段のｎ倍の速度で記憶手段に記憶の画像データを読出す
   ことを特徴とする特許請求の範囲第１項記載の圧縮コー
   ド符号化装置。