JPH04284782A - 可変長復号方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は可変長復号方式に関し、
更に詳しくは画像符号化システムにおける可変長の符号
ブロックを復号してバッファに蓄え、出力側に固定長の
データブロックを提供する可変長復号方式に関する。

【０００２】情報通信は静止画像の伝送から動画像の伝
送へと応用範囲を広げつつあり、その伝送情報量は増す
一方である。このために、原画像に対して種々の画像圧
縮処理を施すと共に、無為データは切り捨て、有為デー
タのみを抽出してその可変長の符号ブロックの最後にブ
ロック終了符号（ＥＯＢ）を付加して伝送する、いわゆ
る可変長符号ブロック伝送が行われている。そこで、か
かる可変長の符号ブロックを復号すると共に、これを能
率よく固定長のデータブロックに復元して出力する可変
長復号方式の提供が要望される。

【０００３】

【従来の技術】図１１は従来の画像符号化システムのブ
ロック図で、図において２１ａ，２１ｂは夫々フレーム
メモリ（ＦＭ）、２２は減算器、２３は差分バッファ（
ＤＢＵＦ）、２４は離散コサイン変換部（ＤＣＴ）、２
５はシーケンシバッファ（ＣＢＵＦ）、２６は可変長ラ
ンレングス符号部（ＶＲＬＣＯＤ）、２７は送信部（Ｔ
Ｘ）、２８は伝送路、２９は受信部（ＲＸ）、３０は可
変長ランレングス復号部（ＶＲＬＤＥＣ）、３１はシー
ケンシバッファ（ＣＢＵＦ）、３２は離散コサイン逆変
換部（ＤＣＴ−１）、３３は差分バッファ（ＤＢＵＦ）
、３４は加算器、３５ａ，３５ｂは夫々フレームメモリ
（ＦＭ）である。

【０００４】フレームメモリ２１ａは現時点の画像デー
タ１フレームを、またフレームメモリ２１ｂは一つ前の
時点の画像データ１フレームを夫々記憶しており、減算
器２２はこれらの画像データの間で、例えば８×８画素
のブロック単位で画素毎に差を求め、結果の差分ブロッ
クを差分バッファ２３に格納する。次いで離散コサイン
変換部２４は、この差分ブロックを二次元離散コサイン
変換することにより各二次元周波数成分（シーケンシ）
から成る８×８のシーケンシブロックを求め、これをシ
ーケンシバッファ２５に格納する。更に可変長ランレン
グス符号部２６は、このシーケンシブロックを可変長ラ
ンレングス符号の一種である例えばエントロピー符号ブ
ロックに変換し、これを送信部２７を介して伝送路２８
に送信する。

【０００５】一方、可変長ランレングス復号部３０は受
信部２９を介して受信したエントロピー符号ブロックを
順次復号してシーケンシブロックを求め、これをシーケ
ンシバッファ３１に格納する。次いで離散コサイン逆変
換部３２は、シーケンシブロックを離散コサイン逆変換
することにより差分ブロックを求め、これを差分バッフ
ァ３３に格納する。そして加算器３４は、フレームメモ
リ３５ｂの一つ前の時点の画素ブロックに差分ブロック
を加算し、結果を現時点のフレームメモリ３５ａに書き
込む。

【０００６】ところで、８×８の画素ブロックを二次元
離散コサイン変換すると、８×８＝６４個のシーケンシ
ブロックが得られる。このシーケンシブロックには周波
数成分が“０”の無為データと、“０”以外の有為デー
タとが含まれるが、例えば動きが激しくない一般の動画
像においては、直流成分と高い周波数のシーケンシが無
為データとなるの場合が多く、これを二次元周波数が高
くなる方向に読み取ると、６４データの後半において無
為データが連続する頻度が高くなる。

【０００７】図１２は従来のエントロピー符号／復号化
処理の詳細を説明する図で、ここでは簡単のために４×
４のシーケンシブロックで説明をする。符号化（■→■
）の際は、シーケンシブロックを矢印ａの順序で読み出
す。この例では「００１０２０００４０００００００」
の順序で読み出される。これを「００」→ラン２、「１
」→レベル１、「０」→ラン１、「２」→レベル２、「
０００」→ラン３、「４」→レベル４と符号化し、残り
は全て無為データであるので、ここでＥＯＢを付加して
無為データを送出しないようにしている。また復号化（
■→■）の際は、ラン２→「００」、レベル１→「１」
、ラン１→「０」、レベル２→「２」、ラン３→「００
０」、レベル４→「４」と復号化し、次ぎの時点でＥＯ
Ｂを受信する。

【０００８】一般に、かかる復号化処理は一語の復号毎
に一定の処理時間を要するが、従来は、ＥＯＢの検出後
も、それまでの復号化処理と同一の処理サイクルで残り
の無為データ「０００００００」を順次発生し、これを
シーケンシバッファ３１に書き込んでいた。

【０００９】図１３は従来の復号化処理のタイミングチ
ャートで、例えば６４データ中の符号データの占める割
合が１／２であるとすると、例えば復号データの書込（
ＤＷ）に３Ｔ、残りの無為データの再生書込（０Ｗ）に
３Ｔを要するので、離散コサイン逆変換部３２が読み出
しを開始できるまでに６Ｔを要した。また離散コサイン
逆変換部３２は、復号化処理と同じ速さで読み出しを行
うとすると、復号データの読出（ＤＲ）に３Ｔ、無為デ
ータの読出（０Ｒ）に３Ｔを要するので、結局シーケン
シバッファ３１への書き込みの平均周期は１２Ｔとなり
、これが伝送路２８の使用効率のみならず、符号システ
ム全体の能率を悪化させていた。

【００１０】

【発明が解決しようとする課題】上記のような従来の可
変長復号方式では、ＥＯＢ検出後も、それまでの復号化
処理と同一の処理サイクルで残りの無為データを順次発
生し、シーケンシバッファ３１に書き込んでいたので、
可変長符号ブロック転送のメリットを損なうばかりか、
符号システム全体の能率を悪化させていた。

【００１１】本発明の目的は、可変長符号ブロック転送
のメリットを生かすと共に、符号システム全体の能率を
改善する可変長復号方式を提案することにある。

【００１２】

【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明の可変長復号方式は、
可変長符号ブロックＤＩを復号する復号部１と、復号部
１で復号された復号データＤａ　のブロックを交互に記
憶する複数のメモリ２，３と、前記可変長符号ブロック
中のブロック終了符号ＥＯＢを検出する検出部４と、前
記復号データＤａをその復号処理に同期した第１の速度
でメモリに書き込むと共に、検出部４によるブロック終
了符号ＥＯＢの検出後は、該メモリの残りのエリアに無
為データＤｂ　を前記第１の速度よりも速い速度で書き
込む書込制御部５と、書込制御部５の書込終了によりメ
モリを切り替える切替制御部６とを備える。

【００１３】また上記の課題は図２の構成により解決さ
れる。即ち、本発明の可変長復号方式は、可変長符号ブ
ロックＤＩを復号する復号部１と、復号部１で復号され
た復号データＤａ　のブロックを交互に記憶する複数の
メモリ２，３と、前記可変長符号ブロック中のブロック
終了符号ＥＯＢを検出する検出部４と、検出部４による
ブロック終了符号ＥＯＢの検出によりメモリを切り替え
る切替制御部７と、書き込みを終了したメモリから固定
長のブロックデータを読み出す際に、外部からの読出パ
ルスＲＰに同期して、該ブロックデータを読み出したと
同一アドレスに無為データＤｂ　を書き直す読書部８，
９とを備える。

【００１４】また上記の課題は図３の構成により解決さ
れる。即ち、本発明の可変長復号方式は、可変長符号ブ
ロックＤＩを復号する復号部１と、復号部１で復号され
た復号データＤａ　のブロックを交互に記憶する複数の
ＦＩＦＯメモリ１０，１１と、前記可変長符号ブロック
中のブロック終了符号ＥＯＢを検出する検出部４と、検
出部４によるブロック終了符号ＥＯＢの検出によりＦＩ
ＦＯメモリを切り替える切替制御部７と、書き込みを終
了したＦＩＦＯメモリから固定長のブロックデータを読
み出す際に、外部からの読出パルスＲＰに同期して、前
記固定長を満たすまで、該ＦＩＦＯメモリに無為データ
Ｄｂ　を書き加える読書部１２，１３とを備える。

【００１５】

【作用】本発明の可変長復号方式においては、復号部１
は可変長符号ブロックＤＩを復号すると共に、メモリ２
，３は復号された復号データＤａ　のブロックを交互に
記憶する。その際に、書込制御部５は、復号部１で復号
された復号データＤａ　をその復号処理に同期した第１
の速度で例えばメモリ２に書き込むと共に、検出部４が
ＥＯＢを検出した後は、該メモリ２の残りのエリアに無
為データＤｂ　を前記第１の速度よりも速い速度で書き
込む。そして切替制御部６は、書込制御部５の書込終了
によりメモリ２と３を切り替える。ここで、第１の速度
よりも速い速度とは、例えばメモリ２，３の最高アクセ
ス速度であり、これにより、再生した無為データＤｂ　
の書込時間が格段に短縮される。

【００１６】また本発明の可変長復号方式においては、
復号部１は可変長符号ブロックＤＩを復号すると共に、
メモリ２，３は復号された復号データＤａのブロックを
交互に記憶する。その際に、切替制御部７は、検出部４
がＥＯＢを検出すると、メモリ２と３を切り替える。そ
して、例えば読書部８は、書き込みを終了したメモリ２
から固定長のブロックデータを読み出す際に、外部から
の読出パルスＲＰに同期して、該ブロックデータを読み
出したと同一アドレスに無為データＤｂ　を書き直す。 これにより、次にメモリ２に復号データＤａ　が書き込
まれる時は、該メモリ２の全エリアは前の読み出しと同
時に既にクリアされているので、復号データＤａ　を書
き込むだけで良い。

【００１７】更にまた本発明の可変長復号方式において
は、復号部１は可変長符号ブロックＤＩを復号すると共
に、ＦＩＦＯメモリ１０，１１は復号された復号データ
Ｄａのブロックを交互に記憶する。その際に、切替制御
部７は、検出部４がＥＯＢを検出すると、ＦＩＦＯメモ
リ１０と１１を切り替える。そして、例えば読書部１２
は、書き込みを終了したＦＩＦＯメモリ１０から固定長
のブロックデータを読み出す際に、外部からの読出パル
スＲＰに同期して、前記固定長を満たすまで、該ＦＩＦ
Ｏメモリ１０に無為データＤｂ　を書き加える。これに
より、ＦＩＦＯメモリ１０には復号データＤａ　を書い
ただけであるにもかかわらず、該ＦＩＦＯメモリ１０か
らは復号データＤａに無為データＤｂ　を書き加えた分
のブロックデータが読み出される。

【００１８】

【実施例】以下、添付図面に従つて本発明による実施例
を詳細に説明する。図４は第１実施例の復号バッファ部
のブロック図で、図において図１１と同一符号は同一又
は相当部分を示し、４１は第１実施例の復号バッファ部
、４２，４３はＲＡＭ（図１のメモリ２，３に相当）、
４４はＥＯＢの検出部（同４）、４５は書込制御部（同
５）、４６はフリップフロップ（同６）、４７はスイッ
チ回路、４８はカウンタ回路、４９はＡＮＤゲート回路
、５０は遅延回路、５１はＤタイプのフリップフロップ
回路、５２，５３はスイッチ回路である。

【００１９】なお、スイッチ回路４７，５２，５３とし
ては、その出力にオープンコレクタ回路又はトライステ
ートバッファ回路を備えるようなマルチプレクサ回路及
びデマルチプレクサ回路で良い。

【００２０】この復号バッファ部４１がリセットされる
と、スイッチ回路４７，５２，５３は図示のような接続
になる。この状態で、可変長ランレングス復号部３０は
可変長符号ブロックＤＩを復号すると共に復号データＤ
ａ　と書込パルスＷＰとを出力し、これらはスイッチ回
路４７，５２を介してＲＡＭ４２に加えられる。一方、
書込制御部４５では、カウンタ回路４８が可変長ランレ
ングス復号部３０からの書込パルスＷＰをカウントして
おり、そのカウント出力ＷＡＤはＲＡＭ４２のアドレス
バスに入力されている。こうして、ＲＡＭ４２に復号デ
ータＤａ　を書き込み、やがて検出部４４がＥＯＢを検
出すると、フリップフロップ回路５１がセットされ、こ
れによりスイッチ回路４７をＲＡＭ４２の最高アクセス
速度に相当するクロック信号ＣＬＫの側に接続する。該
クロック信号ＣＬＫは、引き続き書込パルスＷＰになる
と共に、カウンタ回路４８は該クロック信号ＣＬＫによ
り残りの書込アドレスＡＤＤを高速で更新し、またこの
時点では可変長ランレングス復号部３０は復号データＤ
ａ　を出力していないので、ＲＡＭ４２には代わりに無
為データＤｂ　＝０が書き込まれることになる。やがて
カウンタ回路４８のカウント出力が所定値（例えば６３
）に達すると、ＡＮＤゲート回路４９が付勢されて、そ
の出力は遅延回路５０を経てカウンタ回路４８及びフリ
ップフロップ回路５１をリセットすると共に、フリップ
フロップ回路４６を反転させる。これにより、スイッチ
回路５２，５３の接続は夫々反転し、ＲＡＭ４３には次
ブロックの復号データＤａ　の書き込みが、またＲＡＭ
４２からは既に書き込みを終了した復号データＤａ　及
び書き加えられた無為データＤｂ　の読み出しが行われ
る。

【００２１】図５は第１実施例の復号化処理のタイミン
グチャートで、図１３における従来の場合と同様に６４
データ中の符号データの占める割合が１／２であるとす
ると、第１実施例によれば、復号データＤａ　の書込（
ＤＷ）に３Ｔ、残りの無為データの書込（０Ｗ）に例え
ばＴを要するので、離散コサイン逆変換部３２が読み出
しを開始できるまでに４Ｔで足りる。また、第１実施例
によればＲＡＭ４２，４３の２系統を有するので、復号
データＤａ　の書き込みの平均周期は６Ｔで良い。しか
も、離散コサイン逆変換部３２の処理速度が速くなれば
書き込みの平均周期は４Ｔまで短縮できる。

【００２２】図６は第２実施例の復号バッファ部のブロ
ック図で、図４と同一符号は同一又は相当部分を示し、
３０´は可変長ランレングス復号部、６１は第２実施例
の復号バッファ部、６２，６３はバッファメモリ部であ
る。

【００２３】この復号バッファ部６１がリセットされる
と、スイッチ回路５２，５３は図示のような接続になる
。この状態で、可変長ランレングス復号部３０´は可変
長符号ブロックＤＩを復号すると共に復号データＤａ　
、書込アドレスＷＡＤ及び書込パルスＷＰを出力し、バ
ッファメモリ部６２には復号データＤａ　が順次書き込
まれる。やがて検出部４４がＥＯＢを検出すると、フリ
ップフロップ４６を反転させ、これによりスイッチ回路
５２，５３の接続は夫々反転し、バッファメモリ部６３
には次ブロックの復号データＤａ　の書き込みが、また
バッファメモリ部６２からは既に書き込みを終了した復
号データＤａ　の読み出しが行われる。

【００２４】図７は第２実施例のバッファメモリ部のブ
ロック図で、図において６４はＲＡＭ、６５はデータレ
ジスタ、６６は読書部（図２の８，９に相当）、６７は
遅延反転回路、６８は遅延回路、６９はＡＮＤゲート回
路である。

【００２５】例えばバッファメモリ部６２の読み出しの
際は、離散コサイン逆変換部３２からリードアドレスＲ
ＡＤ、リード信号Ｒ及びリードパルスＲＰが加えられ、
ＲＡＭ６４のデータバス（ＤＩ）にはプルダウン抵抗Ｒ
の働きにより無為データＤｂ（＝０）が入力している。

【００２６】図８は第２実施例のバッファメモリ部の動
作タイミングチャートで、該図に従つてバッファメモリ
部の動作を説明する。図において、離散コサイン逆変換
部３２からのリード信号Ｒは遅延回路６８で遅延されて
信号ｄ１　となり、更に遅延反転回路６７で遅延反転さ
れて信号ｄ２　になる。これによりＡＮＤゲート回路６
９からは信号■が得られ、該信号■はＲＡＭ６４の読出
サクルの前半ではリードモードであるが、後半ではライ
トモードになる。前半のリードモード区間では、この区
間だけＲＡＭ６４のデータバス（ＤＡＴＡ）に読出デー
タが現れ、該読出データは遅延回路６８の立ち上がりで
データレジスタ６５にセットされる。また後半のライト
モード区間では、プルダウン抵抗Ｒの働きによりＲＡＭ
６４のデータバスは無為データＤｂ　に駆動されてる。 従つて、離散コサイン逆変換部３２はリードパルスＲＰ
を発生することにより、データレジスタ６５の復号デー
タＤａ　をを取り込むと共に、ＲＡＭ６４の同一アドレ
スには無為データＤｂ　が書き込まれる。

【００２７】図９は第２実施例の復号化処理のタイミン
グチャートで、上記と同様にして６４データ中の符号デ
ータの占める割合が１／２であるとすると、第２実施例
によれば復号データＤａ　の書込（ＤＷ）には３Ｔしか
要しないので、離散コサイン逆変換部３２は３Ｔで読み
出しを開始できる。またバッファメモリ部６２，６３の
２系統を有するので、伝送路から見た符号ブロック書込
の平均周期は６Ｔである。しかも、離散コサイン逆変換
部３２からの読出速度が速くなれば符号ブロック書込の
平均周期は３Ｔまで短縮できる。

【００２８】図１０は第３実施例の復号バッファ部のブ
ロック図で、図において７１は第３実施例の復号バッフ
ァ部、７２，７３はＦＩＦＯメモリ、７４，７５は読書
部、７６，７７はＯＲゲート回路、７８はカウンタ回路
、７９はＡＮＤゲート回路、８０はＮＡＮＤゲート回路
、８１はＡＮＤゲート回路、８２は遅延反転回路である
。

【００２９】この復号バッファ部７１がリセットされる
と、スイッチ回路５２，５３は図示のような接続になる
。この状態で、可変長ランレングス復号部３０は可変長
符号ブロックＤＩを復号すると共に復号データＤａ　及
び書込パルスＷＰを出力し、これによりＦＩＦＯメモリ
７２には復号データＤａ　が順次書き込まれる。また、
この状態で読書部７４においては、カウンタ回路７８が
可変長ランレングス復号部３０からのライトパルスＷＰ
をカウントしている。やがて検出部４４がＥＯＢを検出
すると、フリップフロップ４６を反転させ、これにより
スイッチ回路５２，５３の接続は夫々反転し、ＦＩＦＯ
メモリ７３には次ブロックの復号データＤａの書き込み
が、またＦＩＦＯメモリ７２からは既に書き込みを終了
した復号データＤａ　の読み出しが行われる。またカウ
ンタ回路７８は書き込みを終了した復号データ数を保持
している。

【００３０】次いで、離散コサイン逆変換部３２からの
リードパルスＲＰは、ＦＩＦＯバッファ７２の復号デー
タＤｂ　を読み出すと共に、読書部７４においては、Ａ
ＮＤゲート回路７９及びＯＲゲート回路７６を介して引
き続きＦＩＦＯバッファ７２にライトパルスを供給し、
ＦＩＦＯバッファ７２にはプルダウン抵抗Ｒにより形成
されている無為データＤｂ　が書き足される。またカウ
ンタ回路７８は引き続きＦＩＦＯバッファ７２への書込
パルスＷＰによってカウントアップする。やがて、カウ
ンタ回路７８のカウント出力が例えば“６３”に達する
と、ＮＡＮＤゲート回路８０が付勢され、その出力はＡ
ＮＤゲート回路７９の入力を消勢し、ＦＩＦＯバッファ
７２にそれ以上の無為データＤｂ　が書き込まれるのを
阻止する。こうして、離散コサイン逆変換部３２が６４
個のシーケンシデータを読み込んだ時点では、ＦＩＦＯ
バッファ７２も空になる。また、再びＦＩＦＯバッファ
７２に対して復号データＤａ　の書き込みが行われる時
は、フリップフロップ回路４６のＱ／（但し、／は論理
否定を示す）の立ち上がりによりＡＮＤゲート回路８１
の出力にリセットパルスが形成され、カウンタ回路７８
はリセットされる。

【００３１】

【発明の効果】以上述べた如く本発明によれば、ＥＯＢ
検出後は、メモリの残りのエリアに無為データＤｂ　を
高速で書き込むので、メモリ全体の書込時間は従来より
も格段に短縮される。

【００３２】また本発明によれば、ＥＯＢ検出によりメ
モリ２と３を切り替えてしまい、例えば書込終了したメ
モリ２から固定長のブロックデータを読み出す際に、各
読出パルスＲＰに同期して該読み出しと同一アドレスに
無為データＤｂ　を順次書き込むので、次にメモリ２に
復号データＤａ　を書き込む時は、既にメモリ２全体は
クリアされているから、その書込時間は復号データＤａ
　の書込分だけで良く、該書込時間は従来より格段に短
縮されている。

【００３３】更にまた本発明によれば、ＥＯＢ検出によ
りＦＩＦＯメモリ１０と１１を切り替えてしまい、例え
ば書込終了したＦＩＦＯメモリ１０から固定長のブロッ
クデータを読み出す際に、各読出パルスＲＰに同期して
、該固定長を満たすまで、ＦＩＦＯメモリ１０に無為デ
ータＤｂ　を順次書き足すので、結局ＦＩＦＯメモリ１
０への書込時間は復号データＤａ　の書込分だけで良く
、該書込時間は従来より格段に短縮されている。

【図面の簡単な説明】

【図１】図１は本発明の原理的構成図である。

【図２】図２は本発明の原理的構成図である。

【図３】図３は本発明の原理的構成図である。

【図４】図４は第１実施例の復号バッファ部のブロック
図である。

【図５】図５は第１実施例の復号化処理のタイミングチ
ャートである。

【図６】図６は第２実施例の復号バッファ部のブロック
図である。

【図７】図７は第２実施例のバッファメモリ部のブロッ
ク図である。

【図８】図８は第２実施例のバッファメモリ部の動作タ
イミングチャートである。

【図９】図９は第２実施例の復号化処理のタイミングチ
ャートである。

【図１０】図１０は第３実施例の復号バッファ部のブロ
ック図である。

【図１１】図１１は従来の画像符号化システムのブロッ
ク図である。

【図１２】図１２は従来のエントロピー符号／復号化処
理の詳細を説明する図である。

【図１３】図１３は従来の復号化処理のタイミングチャ
ートである。

【符号の説明】

１　　復号部 ２，３　　メモリ ４　　検出部 ５　　書込制御部 ６　　切替制御部 ７　　切替制御部 ８，９　　読書部 １０，１１　　ＦＩＦＯメモリ １２，１３　　読書部

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　可変長符号ブロック（ＤＩ）を復号す
   る復号部（１）と、復号部（１）で復号された復号デー
   タ（Ｄａ　）のブロックを交互に記憶する複数のメモリ
   （２，３）と、前記可変長符号ブロック中のブロック終
   了符号（ＥＯＢ）を検出する検出部（４）と、前記復号
   データ（Ｄａ　）をその復号処理に同期した第１の速度
   でメモリに書き込むと共に、検出部（４）によるブロッ
   ク終了符号（ＥＯＢ）の検出後は、該メモリの残りのエ
   リアに無為データ（Ｄｂ　）を前記第１の速度よりも速
   い速度で書き込む書込制御部（５）と、書込制御部（５
   ）の書込終了によりメモリを切り替える切替制御部（６
   ）とを備えることを特徴とする可変長復号方式。
2. 【請求項２】　　可変長符号ブロック（ＤＩ）を復号す
   る復号部（１）と、復号部（１）で復号された復号デー
   タ（Ｄａ　）のブロックを交互に記憶する複数のメモリ
   （２，３）と、前記可変長符号ブロック中のブロック終
   了符号（ＥＯＢ）を検出する検出部（４）と、検出部（
   ４）によるブロック終了符号（ＥＯＢ）の検出によりメ
   モリを切り替える切替制御部（７）と、書き込みを終了
   したメモリから固定長のブロックデータを読み出す際に
   、外部からの読出パルス（ＲＰ）に同期して、該ブロッ
   クデータを読み出したと同一アドレスに無為データ（Ｄ
   ｂ　）を書き直す読書部（８，９）とを備えることを特
   徴とする可変長復号方式。
3. 【請求項３】　　可変長符号ブロック（ＤＩ）を復号す
   る復号部（１）と、復号部（１）で復号された復号デー
   タ（Ｄａ　）のブロックを交互に記憶する複数のＦＩＦ
   Ｏメモリ（１０，１１）と、前記可変長符号ブロック中
   のブロック終了符号（ＥＯＢ）を検出する検出部（４）
   と、検出部（４）によるブロック終了符号（ＥＯＢ）の
   検出によりＦＩＦＯメモリを切り替える切替制御部（７
   ）と、書き込みを終了したＦＩＦＯメモリから固定長の
   ブロックデータを読み出す際に、外部からの読出パルス
   （ＲＰ）に同期して、前記固定長を満たすまで、該ＦＩ
   ＦＯメモリに無為データ（Ｄｂ　）を書き加える読書部
   （１２，１３）とを備えることを特徴とする可変長復号
   方式。