JPS6383852A - 半導体集積回路の動作モ−ド制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ等の半導体集積回路の
動作モード制御回路に関するものである。

従来の技術 近年半導体集積回路の応用分野の拡大に伴ない、その使
用形態が多様化している。たとえばシングルチップ、マ
イクロコンピュータ等では、単体で使用する場合と、外
部にＲＯＭやＲＡＭ等を拡張接続して使用する場合があ
る。

さらに、動作モードも使用者（ユーザー）が用いる動作
モードの他に、製造者（メーカー）が半導体集積回路の
検査を行なうために用いる動作モードも有している。こ
のような半導体集積回路では同一チップで、使用目的に
応じた複数の動作形態を有している。

これらの複数の動作モードの切り換えは、特定の端子に
制御信号を与えることで行なわれるが、使用者が用いる
動作モードの設定はできるかぎり容易であることが好ま
しく、一方、製造者が用いる動作モードについては、使
用者による設定が容易でないようにすることが好ましい
。特に、シングルチップ、マイクロコンピュータ等では
、同一チップ内に集積化したＲＯＭの内容を検査するモ
ードを備えることが多いが、ソフトウェア保護の意味か
らも、このモードは、使用者が容易に設定できないもの
であることが望まれる。

従来よりしばしば用いられる動作モードの設定方法とし
て、ｎ本の動作モード制御専用入力端子を設け、それぞ
れの端子をハイレベルまたはロウレベルに設定し、これ
らの端子の状態をデコードすることで、最大２ｎ通りの
動作モードの指定を可能にする方法がある。

第３図は、２本の動作モード制御専用入力端子を用いて
動作モードの設定を行う場合の一例を示す、ブロック図
であり、図中、１と２は制御入力端子、３は制御入力端
子１と２の状態をデコードし、それぞれの動作モードに
必要な信号を生成するためのデコーダである。この例の
場合には制御入力端子１と制御入力端子２をハイレベル
に設定するかロウレベルに設定するかの組み合せで４つ
の動作モードを指定することが可能である。

発明が解決しようとする問題点 従来の動作モード設定方法では制御入力端子をハイレベ
ルまたはロウレベルに設定するだけで所望の動作モード
を指定できる利点はあるが、動作モードの総数が増える
と制御入力端子数を増やす必要が生じる。

ところで、制御入力端子数の増加は、端子数に制約のあ
る半導体集積回路にとっては好ましいことではない。さ
らに動作モードの設定が簡単であるため、製造者が半導
体集積回路を検査するために用いるモードまでが使用者
によって容易に設定可能となる問題もある。

本発明は、このような問題点の解決を意図したもので、
端子数を増やすことなく、複数の動作モードの指定が可
能であるとともに、使用者が用いる動作モードの設定が
容易であり、一方、製造者が用いる動作モードの設定に
ついては使用者がこれを容易に行うことができない構成
の動作モード制御回路を提供するものである。

問題点を解決するための手段 従来の動作モード制御回路に存在した問題を排除するた
め、本発明の動作モード制御回路は、能動期間が１９合
わないｎ（正の整数）相のシステムクロックで動作する
半導体集積回路から出力される少くとも１相のシステム
クロックを同期信号として用いて生成された信号が入力
される制御入力端子と、前記信号のレベルを第Ｋ（Ｋ　
＝１．２・・・ｎ）相のシステムクロックの能動期間中
にラッチするｎ個もしくはこれより少い数のフリップフ
ロップと、同フリップフロップの出力をデコードし、最
大で２　通りの動作モード設定用信号を生成するデコー
ダを具備した構成となっている。

作用 この構成によれば、制御入力端子数を増大させることな
く多数の動作モードの設定ができ、また、制御入力端子
へ入力する信号の生成の難易で、半導体集積回路の製造
者用と使用者用の動作モードの割りっけができる。

実施例 第１図は本発明にかかる動作モード制御回路の一実施例
を示すブロック図である。

なお、この動作モード制御回路は、半導体集積回路が４
相のシステムクロックで動作する場合に対応させた構成
であり、制御できる動作モードの数は最大の２４　（＝
１６）通シである。

第１図において４は、制御入力端子、５，６゜７および
８はハイレベルである能動期間が重り合うことのないよ
うに位相がシフトしている４相のシステムクロックＯＰ
　Ｏ、ＧＰｌ、ＣＦ２．ＣＦ２それぞれクロック端子に
印加され、システムクロックが能動期間中に、制御入力
端子４の信号レベルをラッチするフリップフロップ、３
はフリップフロップ５〜８の出力をデコードし、それぞ
れの動作モードに必要な信号を生成するデコーダである
。

このような構成とされた本発明の動作モード制御回路に
おいて、動作モードを指定する場合には、制御入力端子
４からシステムクロックに同期した信号を入力する。シ
ングルチップマイクロコンピュータ等の半導体集積回路
では、外部回路との同期を確保するために、システムク
ロックの少なくとも１相が端子から出力されている場合
が多い。

この場合には、このシステムクロックを制御入力端子４
から入力する信号の同期信号として利用できる。一方、
このような出力がない場合には、４相のシステムクロッ
クの少なくとも１相を、専用端子を設けて出力させる必
要がある。これをシステムクロックに同期した信号を外
部で生成し制御入力端子４より入力するだめの同期信号
として使用する。また、専用端子から出力させたシステ
ムクロックを使用者が設定できるモードの１つとして、
そのまま制御入力端子４へ入力することも可能である。

第１図においてフリップフロップ５，６．７および８の
出力をそれぞれ’１　　＋　２Ｌ２　＋　’５１　’４
とすると、デコーダ３への入力信号の組み合せとしては
（ａ＋　ａ２　＆５　ａ４）＝（ｏｏｏｏ　）から（ａ
。

＆２ａ、　ａ４）＝（１１１１）までの２’（＝１８）
通りが存在する。これらの状態を生成するために制御入
力端子４へ入力する信号には、外部で容易に生成できる
ものと、生成が容易でない複雑なものとがある。

たとえば、第２図＆のように制御入力端子４への入力信
号を常にロウレベルに固定すると、システムクＣｆｆ７
りＣＰＯ，ＣＰｌ　、ＣＦ２．ＣＦ２　　がそれぞれ能
動期間中に、フリップフロップ５，６．７および８にロ
ウレベルがラッチされ、（ａ、！Ｌ２ａ、ａ４）＝（０
０００）Ｄ状態が生成される。−方、第２図すのように
制御入力端子４への入力信号を常にハイレベルに固定す
ると（ａ１ａ２ａ、　ａ４）：（１１１１）の状態が生
成される。

また、端子よシ外部に出力されているシステムクロック
が例えば第２図ＣのようにＣＰＯであるものとし、この
システムクロックＣＰＯを制御入力端子４へ入力すると
、ＣＰＯが能動期間中にフリップフロップ５にはハイレ
ベルがラッチされ、他のシステムクロックＣＰ１．ＣＰ
２．ＣＰ３が能動期間中にフリップフロップ６、了およ
び８にロウレベルがラッチされるところとなり（ａ１２
Ｌ２＆３２Ｌ４）＝（１ｏｏＯ）の状態が生成される。

一方、第２図ｄのように外部に出力されているシステム
クロックＣＰＯの反転信号を制御入力端子４へ入力する
と（ａ、　ａ２＆３ａ４）＝　（０１１１）が生成され
る。

以上説明した４つの状態は、外部に出力されるシステム
クロックが１相であるときに容易に設定できる状態であ
る。したがって、外部に出力されるシステムクロックの
相数が増加すると、容易に設定することが可能な状態も
増える。

このように、容易に設定できる状態を使用者が用いる動
作モードとして割りつけ、他の複雑な状態を製造者が用
いる動作モードとして割り付けるならば所期の目的が達
成される。

なお、以上の実施例では、システムクロック４相に対し
て４個のフリップフロップを配設した構成を示したが、
使用するモードの総数が少ない場合は、フリップフロッ
プの数を削減することも可能である。またシステムクロ
ックの総数が４相以外の場合も同様に実現できる。

発明の効果 以上のように、本発明の動作モード制御回路によれば、
動作モードを決定するために使用する専−ドの総数を増
やすことが可能になる。壕だ、設定が容易なモードと設
定が複雑なモードの双方が存在するため、設定が容易な
モードを使用者用として、一方、設定が複雑なモードを
製造者用として割りつけることが可能となり、使用者に
よる検査用モードの設定等を防いで内蔵ＲＯＭのソフト
ウェア保護をはかることもできる。

【図面の簡単な説明】

第１図は本発明の動作モード制御回路の一実施例を示す
ブロック図、第２図は第１図の動作を説明するための波
形図、第３図は従来の動作モード制御回路の構成を示す
ブロック図である。 １．２．４・・・・・・制御信号入力端子、３・・・・
・・デコーダ、５，６，７．８・・・・・・フリップフ
ロップ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名３−
チコーダ゛ ４−制４ｊＩ］入ｙ：ｊｊ＃１子 ５〜８−人カイ客号う・ノチ用の ブリ・ノプフロフフ 第１図 Ｐ３ 第２図 Ｐ３

Claims (1)

【特許請求の範囲】
1. 能動期間が重り合わないｎ（正の整数）相のシステムク
   ロックで動作する半導体集積回路から出力される少くと
   も１相のシステムクロックを同期信号として用いて生成
   された信号が入力される制御入力端子と、前記信号のレ
   ベルを第Ｋ（Ｋ＝１、２・・・・・・ｎ）相のシステム
   クロックの能動期間中にラッチするｎ個もしくはこれよ
   り少い数のフリップフロップと、同フリップフロップの
   出力をデコードし、最大で２＾ｎ通りの動作モード設定
   用信号を生成するデコーダを具備していることを特徴と
   する半導体集積回路の動作モード制御回路。