JPS6382953U - - Google Patents
Info
- Publication number
- JPS6382953U JPS6382953U JP17772086U JP17772086U JPS6382953U JP S6382953 U JPS6382953 U JP S6382953U JP 17772086 U JP17772086 U JP 17772086U JP 17772086 U JP17772086 U JP 17772086U JP S6382953 U JPS6382953 U JP S6382953U
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- interlayer insulating
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 7
- 239000011229 interlayer Substances 0.000 claims 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
第１図は本考案を説明するための断面図、第２
図Ａ乃至Ｅは各々本考案による半導体集積回路装
置の製造方法を説明するための断面図、第３図は
従来例を説明するための断面図である。 １１は半導体基体、１５は第１の配線層、１７
は第１の絶縁膜、１８は第２の絶縁膜、１９は第
２の配線層、２０はスルーホール部、２１はコン
デンサ部である。
図Ａ乃至Ｅは各々本考案による半導体集積回路装
置の製造方法を説明するための断面図、第３図は
従来例を説明するための断面図である。 １１は半導体基体、１５は第１の配線層、１７
は第１の絶縁膜、１８は第２の絶縁膜、１９は第
２の配線層、２０はスルーホール部、２１はコン
デンサ部である。
Claims (1)
- 半導体基体上に形成した第１の配線層と、該第
１の配線層を被覆するように形成した層間絶縁膜
と、該層間絶縁膜上に形成した第２の配線層とを
具備し、前記層間絶縁膜を貫通するスルーホール
を介して前記第１の配線層と第２の配線層との電
気的接続を行う半導体集積回路において、前記層
間絶縁膜を薄い第１の絶縁膜とその上に形成した
厚い第２の絶縁膜とで構成し、且つ前記第１、第
２の絶縁膜両者を除去することによつて前記スル
ーホールを形成し、前記第２の絶縁膜のみを除去
することによつて前記第１の配線層と前記第２の
配線層とでコンデンサを形成したことを特徴とす
る半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17772086U JPS6382953U (ja) | 1986-11-19 | 1986-11-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17772086U JPS6382953U (ja) | 1986-11-19 | 1986-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6382953U true JPS6382953U (ja) | 1988-05-31 |
Family
ID=31119188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17772086U Pending JPS6382953U (ja) | 1986-11-19 | 1986-11-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6382953U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018117111A1 (ja) * | 2016-12-21 | 2018-06-28 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
-
1986
- 1986-11-19 JP JP17772086U patent/JPS6382953U/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018117111A1 (ja) * | 2016-12-21 | 2018-06-28 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
| JP6380726B1 (ja) * | 2016-12-21 | 2018-08-29 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
| US10950533B2 (en) | 2016-12-21 | 2021-03-16 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
| US11742273B2 (en) | 2016-12-21 | 2023-08-29 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |