JPH0442764U - - Google Patents
Info
- Publication number
- JPH0442764U JPH0442764U JP8481090U JP8481090U JPH0442764U JP H0442764 U JPH0442764 U JP H0442764U JP 8481090 U JP8481090 U JP 8481090U JP 8481090 U JP8481090 U JP 8481090U JP H0442764 U JPH0442764 U JP H0442764U
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- amorphous
- dielectric layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
第1図は本考案による混成集積回路装置の一実
施例を示す形成工程図、第2図は同混成集積回路
装置の断面図である。 図中、Aは下部導体、Bは1層目の誘電体層、
Cは2層目の誘電体層、Dは上部導体、Eはビア
ホール、Tは絶縁基板である。
施例を示す形成工程図、第2図は同混成集積回路
装置の断面図である。 図中、Aは下部導体、Bは1層目の誘電体層、
Cは2層目の誘電体層、Dは上部導体、Eはビア
ホール、Tは絶縁基板である。
Claims (1)
- 絶縁基板T上に下部導体Aを厚膜にて形成する
と共に、導体A上に非晶質系で緻密な誘電体層B
を下層とし非晶質系でフイラを混ぜた誘電体層C
を上層として2層を形成し、その上に上部導体D
を形成してなり、前記下部導体Aと上部導体Dと
をビアホールEで接続した構成でなる混成集積回
路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8481090U JPH0731558Y2 (ja) | 1990-08-10 | 1990-08-10 | 混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8481090U JPH0731558Y2 (ja) | 1990-08-10 | 1990-08-10 | 混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0442764U true JPH0442764U (ja) | 1992-04-10 |
JPH0731558Y2 JPH0731558Y2 (ja) | 1995-07-19 |
Family
ID=31633537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8481090U Expired - Lifetime JPH0731558Y2 (ja) | 1990-08-10 | 1990-08-10 | 混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0731558Y2 (ja) |
-
1990
- 1990-08-10 JP JP8481090U patent/JPH0731558Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0731558Y2 (ja) | 1995-07-19 |