JPS6382120A - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JPS6382120A JPS6382120A JP22859386A JP22859386A JPS6382120A JP S6382120 A JPS6382120 A JP S6382120A JP 22859386 A JP22859386 A JP 22859386A JP 22859386 A JP22859386 A JP 22859386A JP S6382120 A JPS6382120 A JP S6382120A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input voltage
- common mode
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧比較器に関する。
従来、この種の電圧比較器は、被測定電圧を時分割でサ
ンプリングし比較するいわゆるチョッパ型電圧比較器が
専ら使用されている。
ンプリングし比較するいわゆるチョッパ型電圧比較器が
専ら使用されている。
」１述した従来の電圧比較器は時分割であるため、上記
比較動作を必要とする使用分野においては時分割のレー
トを応用システムのレートより十分短くする、あるいは
タイミングのマツチングをはかる等の方策を採る必要が
あり使用し難いという欠点がある。
比較動作を必要とする使用分野においては時分割のレー
トを応用システムのレートより十分短くする、あるいは
タイミングのマツチングをはかる等の方策を採る必要が
あり使用し難いという欠点がある。
本発明の電圧比較器は、被測定電圧を入力しかつ第１の
極性のトランジスタで構成される差動入力段を有する第
１の電圧比較器と、 前記被測定電圧を入力しがっ第２の極性のトランジスタ
で構成される差動入力段を有する第２の電圧比較器と、 前記被測定電圧が電源電圧とアース電位のどちらに近い
値であるかを判定する電圧判定器と、該判定の結果に応
答して前記第１、第２の電圧比較器のいづれかの出力を
選択出力する出力選択回路 とを有することを特徴とする。
極性のトランジスタで構成される差動入力段を有する第
１の電圧比較器と、 前記被測定電圧を入力しがっ第２の極性のトランジスタ
で構成される差動入力段を有する第２の電圧比較器と、 前記被測定電圧が電源電圧とアース電位のどちらに近い
値であるかを判定する電圧判定器と、該判定の結果に応
答して前記第１、第２の電圧比較器のいづれかの出力を
選択出力する出力選択回路 とを有することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例である。
入力端子１０１．１０２には第１、第２の電圧比較器３
０．４０の入力が各々接続され、各出力は選択回路２０
に入力される。電圧判別器１０の入力１１は入力端子１
０１に接続され、出力１２は選択回路２０に入力され選
択回路出力２１を得る。
０．４０の入力が各々接続され、各出力は選択回路２０
に入力される。電圧判別器１０の入力１１は入力端子１
０１に接続され、出力１２は選択回路２０に入力され選
択回路出力２１を得る。
第１図に於て、被測定電圧は入力端子１０１．１０２の
２端子間に入力する。入力端子１０１．１０２に並列接
続された第１、第２の電圧比較器３０．４０は一般に使
用されている差動入力段を持つ比較器である。
２端子間に入力する。入力端子１０１．１０２に並列接
続された第１、第２の電圧比較器３０．４０は一般に使
用されている差動入力段を持つ比較器である。
ここで、第１の電圧比較器３０はＰチャンネルＦ Ｅ
Ｔを入力段素子として用いており、第２の電圧比較器４
０のそれはＮチャンネルＦＥＴを用いている。一般に良
く知られている様に、例えばＰチャンネルＦＥＴ入力の
電圧比較器の場合、その同相入力電圧範囲の下限はＧ
Ｎ Ｄレベル（最低電位）、上限はＶＤＤ（電圧比較器
の系の最高電位）から回路的制約で定まる電圧分さし引
いた電圧レベルとなり、全電圧範囲にわたり動作するこ
とが不可能である１、またＮチャンネルＦＥＴ入力の電
圧比較器に於ても同様の制約があり、この場合にはＧＮ
Ｄ側の電圧レベルが上昇する。
Ｔを入力段素子として用いており、第２の電圧比較器４
０のそれはＮチャンネルＦＥＴを用いている。一般に良
く知られている様に、例えばＰチャンネルＦＥＴ入力の
電圧比較器の場合、その同相入力電圧範囲の下限はＧ
Ｎ Ｄレベル（最低電位）、上限はＶＤＤ（電圧比較器
の系の最高電位）から回路的制約で定まる電圧分さし引
いた電圧レベルとなり、全電圧範囲にわたり動作するこ
とが不可能である１、またＮチャンネルＦＥＴ入力の電
圧比較器に於ても同様の制約があり、この場合にはＧＮ
Ｄ側の電圧レベルが上昇する。
このようなことは特にＭＯＳデバイスを用いて回路を構
成した場合、その影響が顕著であり、因み５■電源に於
いてＰチャンネルＦＥＴ入力電圧比較器の場合その同相
入力電圧範囲はＧＮＤレベルから３．５Ｖ程度となる。
成した場合、その影響が顕著であり、因み５■電源に於
いてＰチャンネルＦＥＴ入力電圧比較器の場合その同相
入力電圧範囲はＧＮＤレベルから３．５Ｖ程度となる。
第２図は上記の内容を図示したものであり、“ａ”′が
ＰチャンネルＦＥＴ入力電圧比較器の同相入力電圧範囲
、パｌ）”はＮチャンネルＦＥＴ入力比較器のそれをそ
れぞれ示す。
ＰチャンネルＦＥＴ入力電圧比較器の同相入力電圧範囲
、パｌ）”はＮチャンネルＦＥＴ入力比較器のそれをそ
れぞれ示す。
第２図から明らかな様に第１、第２の電圧比較器３０．
４０がいづれも正常に動作可能な同相入力電圧範囲は電
源電圧の１／２のレベルを中心にオーバーラツプしてい
る。電圧判別器１０は同相入力電圧を入力端子１．０１
の電位でモニターし、判別基準電圧■、に判別回路で定
まるレベルシフ１〜分を含めた電位を印加することによ
り、同相入力電圧が１／２ＭＤＩ）を境にその出力を反
転する。
４０がいづれも正常に動作可能な同相入力電圧範囲は電
源電圧の１／２のレベルを中心にオーバーラツプしてい
る。電圧判別器１０は同相入力電圧を入力端子１．０１
の電位でモニターし、判別基準電圧■、に判別回路で定
まるレベルシフ１〜分を含めた電位を印加することによ
り、同相入力電圧が１／２ＭＤＩ）を境にその出力を反
転する。
第２図でより具体的に説明すると、同相入力電圧がＣ″
の範囲ではＰチャンネルＦ Ｅ ”Ｖ入力電圧比較器３
０の出力が選択回路２０により選択されて選択回路出力
２１に出力され、ｄ“′の範囲ではＮチャンネルＦＥＴ
入力電圧比較器４０の出力が選択出力される。ここで゛
′ｅ″゛電圧判別器１０の判別電圧を１ ／ ２ Ｖ
ＤＤと設定するためのレベルシフト分に相当し、本実施
例の回路構成で定まるものである。
の範囲ではＰチャンネルＦ Ｅ ”Ｖ入力電圧比較器３
０の出力が選択回路２０により選択されて選択回路出力
２１に出力され、ｄ“′の範囲ではＮチャンネルＦＥＴ
入力電圧比較器４０の出力が選択出力される。ここで゛
′ｅ″゛電圧判別器１０の判別電圧を１ ／ ２ Ｖ
ＤＤと設定するためのレベルシフト分に相当し、本実施
例の回路構成で定まるものである。
第３図は本発明の第２の実施例を示す。
第２の実施例は、電圧判別器５０を構成するＦＥＴの極
性を第１の実施例における電圧判別器１０内の対応ＦＥ
Ｔと逆転させ、またこれに応じて定電流源の位置を変更
した点のみが第１の実施例と異なっており、その動作は
同様である。
性を第１の実施例における電圧判別器１０内の対応ＦＥ
Ｔと逆転させ、またこれに応じて定電流源の位置を変更
した点のみが第１の実施例と異なっており、その動作は
同様である。
なお、以上の実施例はＭＯＳデバイスでの構成を示した
か、バイポーラデバイスでも同様な組合せにより実現可
能である。
か、バイポーラデバイスでも同様な組合せにより実現可
能である。
以上説明したように、本発明によれば、電源電圧範囲の
全域に同相入力電圧範囲を拡大でき、常時電圧比較を必
要とする応用に大きな効果がある。
全域に同相入力電圧範囲を拡大でき、常時電圧比較を必
要とする応用に大きな効果がある。
第１図は本発明の第１の実施例、第２図は本実施例の動
作を説明するための図、および第３図は本発明の第２の
実施例をそれぞれ示す。 １０．５０・・・・・・電源判別器、２０．６０・・・
・・・選択回路、３０．４０・・・・・・電圧比較器、
１０１，１０２．２０１，２０３・・・・・・入力端子
、１０３．２６一 第２図 第３図
作を説明するための図、および第３図は本発明の第２の
実施例をそれぞれ示す。 １０．５０・・・・・・電源判別器、２０．６０・・・
・・・選択回路、３０．４０・・・・・・電圧比較器、
１０１，１０２．２０１，２０３・・・・・・入力端子
、１０３．２６一 第２図 第３図
Claims (1)
- 【特許請求の範囲】 被測定電圧を入力しかつ第１の極性のトランジスタで構
成される差動入力段を有する第１の電圧比較器と、 前記被測定電圧を入力しかつ第２の極性のトランジスタ
で構成される差動入力段を有する第２の電圧比較器と、 前記被測定電圧が電源電圧とアース電位のどちらに近い
値であるかを判定する電圧判定器と、該判定の結果に応
答して前記第１、第２の電圧比較器のいづれかの出力を
選択出力する出力選択回路 とを有することを特徴とする電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22859386A JPS6382120A (ja) | 1986-09-26 | 1986-09-26 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22859386A JPS6382120A (ja) | 1986-09-26 | 1986-09-26 | 電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6382120A true JPS6382120A (ja) | 1988-04-12 |
Family
ID=16878787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22859386A Pending JPS6382120A (ja) | 1986-09-26 | 1986-09-26 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6382120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135893B2 (en) | 2004-03-23 | 2006-11-14 | Sanyo Electric Co., Ltd. | Comparator circuit |
-
1986
- 1986-09-26 JP JP22859386A patent/JPS6382120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135893B2 (en) | 2004-03-23 | 2006-11-14 | Sanyo Electric Co., Ltd. | Comparator circuit |
| KR100709648B1 (ko) * | 2004-03-23 | 2007-04-20 | 산요덴키가부시키가이샤 | 비교기 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0483419A1 (en) | Fully differential sample and hold adder circuit | |
| JPH01160371A (ja) | Ｈ−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路 | |
| JPS5997220A (ja) | 電圧比較回路 | |
| JPS6382120A (ja) | 電圧比較器 | |
| JPS61159815A (ja) | 信号検出回路 | |
| KR850007721A (ko) | 신호비교회로 및 그 방법과 리미터 및 신호처리기 | |
| US7009442B2 (en) | Linear multiplier circuit | |
| JPH02162915A (ja) | ウィンドウコンパレータ | |
| US20200186146A1 (en) | Sampling circuit and sampling method | |
| KR960003963B1 (ko) | 액정 표시 구동용 집적 회로 | |
| KR950013021A (ko) | 전압 리미트 회로 | |
| JP2000353958A (ja) | サンプルホールド回路 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| JPH01123517A (ja) | シュミットトリガ回路 | |
| JPH0250520A (ja) | 伝達ゲートスイッチ回路 | |
| JP2766859B2 (ja) | 絶縁ゲート形薄膜トランジスタ論理回路の駆動方法 | |
| JPS63169569A (ja) | モーターの外部磁界強度検出及びモーター回転検出回路 | |
| JPH0476713A (ja) | 定電圧回路 | |
| CN109428534A (zh) | 电动机控制系统 | |
| JPH0476246B2 (ja) | ||
| JPH0269016A (ja) | コンパレータ | |
| JPH0653792A (ja) | 信号制御回路 | |
| JPH02303000A (ja) | Ｃｃｄ出力レベルシフト回路 | |
| JPS63168899A (ja) | ピ−クホ−ルド回路 | |
| JPH0313005A (ja) | 多利得増幅器 |