JPS63169569A - モーターの外部磁界強度検出及びモーター回転検出回路 - Google Patents
モーターの外部磁界強度検出及びモーター回転検出回路Info
- Publication number
- JPS63169569A JPS63169569A JP62001308A JP130887A JPS63169569A JP S63169569 A JPS63169569 A JP S63169569A JP 62001308 A JP62001308 A JP 62001308A JP 130887 A JP130887 A JP 130887A JP S63169569 A JPS63169569 A JP S63169569A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input
- elements
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 101100489581 Caenorhabditis elegans par-5 gene Proteins 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多入力電圧比較器の回路構成に関する。
本発明は、複数の電圧比較を行なう際に、差動型電圧比
較器の正入力と負入力用能動素子を、前記複数の電圧に
応じて並列に接続し、特定の電圧比較全行なう際は、他
の正及び負の久方用能動素子は、その動作を停止するよ
う入力電圧を制御することによシ、少ない素子数で多数
の電圧比較をシーケンシャルに行なう仁とができるよう
にしたものである。
較器の正入力と負入力用能動素子を、前記複数の電圧に
応じて並列に接続し、特定の電圧比較全行なう際は、他
の正及び負の久方用能動素子は、その動作を停止するよ
う入力電圧を制御することによシ、少ない素子数で多数
の電圧比較をシーケンシャルに行なう仁とができるよう
にしたものである。
従来、複数の電圧比較を行なう場合、電圧比較器を複数
個使用するか、又は電圧比較器１個で、その入力をスイ
ッチ等で切替えていた。その様子を第４図と第５図に示
す。第４図は電圧比較器４０５’ｊｚ１個用いて２つの
入力全アナログスイッチ４０１と４０２で切替えて使用
する例であシ、第５図は、２個の電圧比較器５０１と５
０２ｔ−使用した例である。
個使用するか、又は電圧比較器１個で、その入力をスイ
ッチ等で切替えていた。その様子を第４図と第５図に示
す。第４図は電圧比較器４０５’ｊｚ１個用いて２つの
入力全アナログスイッチ４０１と４０２で切替えて使用
する例であシ、第５図は、２個の電圧比較器５０１と５
０２ｔ−使用した例である。
しかし従来技術において、スイッチを用いる場合は、ス
イッチのＩＴｆ性例えば伝搬時間、クロスト−ク、Ｂｌ
Ｎ比、スイッチングノイズ等で正確に電圧比較するのが
困難であり、また複数個電圧比較器で用いる場合は、複
数個の電圧比較器が必要となり、コスト、占有面積アッ
プとなる。そこで本発明はこのような問題点全解決する
もので、その目的とするところは、少ない素子数で多数
の電圧比較？シーケンシャルに行なうことができる電圧
比較回路全提供せんとするものである。
イッチのＩＴｆ性例えば伝搬時間、クロスト−ク、Ｂｌ
Ｎ比、スイッチングノイズ等で正確に電圧比較するのが
困難であり、また複数個電圧比較器で用いる場合は、複
数個の電圧比較器が必要となり、コスト、占有面積アッ
プとなる。そこで本発明はこのような問題点全解決する
もので、その目的とするところは、少ない素子数で多数
の電圧比較？シーケンシャルに行なうことができる電圧
比較回路全提供せんとするものである。
本発明の二圧比較回路は、差動型直圧比較回路金倉む電
子回路において、該差動型電圧比較回路の正入力と負入
力の各能動素子は少なくとも各々２以上並列に接ヒさｆ
ｌ、１対の正負入力用能動素子が動作する時、他の正負
入力用能動素子群は回路的に接続されていないのと等価
であるように、その入力が制御されることを特徴とする
。
子回路において、該差動型電圧比較回路の正入力と負入
力の各能動素子は少なくとも各々２以上並列に接ヒさｆ
ｌ、１対の正負入力用能動素子が動作する時、他の正負
入力用能動素子群は回路的に接続されていないのと等価
であるように、その入力が制御されることを特徴とする
。
本発明の上記の溝底によれば、１対の正負入力用能動素
子が動作するとき、他の正及び負入力用能動素子は回路
的に存在しないのと等価なようにその入力が制御される
ため、シーケンシャルに複数の電圧比較を行なうことが
できる。換言すれば、正及び負入力用能動素子を切替ス
イッチとしても使用できるよう、その入力全制御すると
いうことである。
子が動作するとき、他の正及び負入力用能動素子は回路
的に存在しないのと等価なようにその入力が制御される
ため、シーケンシャルに複数の電圧比較を行なうことが
できる。換言すれば、正及び負入力用能動素子を切替ス
イッチとしても使用できるよう、その入力全制御すると
いうことである。
第１図は本発明’ｉｃＭＯ８回路で実現した場合の電圧
比較器の一実施列である。
比較器の一実施列である。
Ｎチ？ンネルＭＯＳエンハンスメント型トランジスタ（
以下ＮＴｒと略す）１０８，１０９゜１１０．１１．１
とＰチャンネルＭＯＳエンハンスメント型トランジスタ
（以下ＰＴｒと略す）１０１ ．１ ０ ２，１０
５，１０４，１０５゜１０６．１０７とで溝底された正
入力２つ、負入力２つの回路例である。ＰＴｒｌｏｌと
ＮＴｒ１０８で定’ａｍ用トランジスタ１０２と１０３
のゲートバイアス電位全決定している。ＰＴｒ１０４と
１０５は負入力の、ＰＴｒ、１０６と１０７は正入力の
差動場幅用トランジスタであり、ＩＴ Ｔ ｒ １０９
と１１０が能動負荷を形成している。
以下ＮＴｒと略す）１０８，１０９゜１１０．１１．１
とＰチャンネルＭＯＳエンハンスメント型トランジスタ
（以下ＰＴｒと略す）１０１ ．１ ０ ２，１０
５，１０４，１０５゜１０６．１０７とで溝底された正
入力２つ、負入力２つの回路例である。ＰＴｒｌｏｌと
ＮＴｒ１０８で定’ａｍ用トランジスタ１０２と１０３
のゲートバイアス電位全決定している。ＰＴｒ１０４と
１０５は負入力の、ＰＴｒ、１０６と１０７は正入力の
差動場幅用トランジスタであり、ＩＴ Ｔ ｒ １０９
と１１０が能動負荷を形成している。
差動段の出力はＰＴｒｊ０５とＮＴｒｌｌｌとで講成さ
れたソースホロア回路を通して出力端子１１５に表われ
る。
れたソースホロア回路を通して出力端子１１５に表われ
る。
ＰＴｒ１０４の入力’ｒ（−Ａ）、ＰＴｒ１０５の入力
’ｘ （−Ｂ ）、ＰＴｒ１０６の入力？ （＋Ａ ＞
、ＰＴｒ１０７の入力’ｋ（＋Ｂ ）とする。今（−Ａ
）と（十Ｂ）とにＶＤＤ １１６の電位が与えられると
、ＰＴｒ１０４とＰＴｒ１０７はカットオフし回路的に
無存在の状態となる。そこでこの回路は、（−Ｂ）と（
十Ａ）との電圧比較を行なう回路となる。また（−Ｂ）
と（十Ｂ）とにｖＤＤ１１６の電位を与えｎば、（−Ａ
）と（十Ａ）との電圧比較を行なう回路となる。
’ｘ （−Ｂ ）、ＰＴｒ１０６の入力？ （＋Ａ ＞
、ＰＴｒ１０７の入力’ｋ（＋Ｂ ）とする。今（−Ａ
）と（十Ｂ）とにＶＤＤ １１６の電位が与えられると
、ＰＴｒ１０４とＰＴｒ１０７はカットオフし回路的に
無存在の状態となる。そこでこの回路は、（−Ｂ）と（
十Ａ）との電圧比較を行なう回路となる。また（−Ｂ）
と（十Ｂ）とにｖＤＤ１１６の電位を与えｎば、（−Ａ
）と（十Ａ）との電圧比較を行なう回路となる。
第２図に第１図の電圧比較器のシンボル図を示した。
第３図に本発明を指針式電子腕時計用工Ｃの外部磁界検
出及びモーター回転検出用回路に適用した一実施例を示
す６第２因で示した電圧比較器のシンボル５１２で表わ
している。４ ｆ Ｐ Ｔ ｒ５０４＠ＯＮさせ、Ｉ’
Ｔｒ３０１，３０２゜５０５、ＮＴｒ３０７．５０８は
オフさせる。するとモーター３１１に外部磁界強度に応
じて電圧が発生し、端子０１５０９の電位と抵抗分圧さ
れた電位５１４とを比較する。この時（−Ｂ）入力はｖ
ＤＤ電位でＴｏ＃）−！た（十人）入力３１５もＶｌ）
Ｅ＋となるよう制御すれば、電圧比較器３１２は（−人
）と（十Ａ）との電圧比較全正常に行なう。
出及びモーター回転検出用回路に適用した一実施例を示
す６第２因で示した電圧比較器のシンボル５１２で表わ
している。４ ｆ Ｐ Ｔ ｒ５０４＠ＯＮさせ、Ｉ’
Ｔｒ３０１，３０２゜５０５、ＮＴｒ３０７．５０８は
オフさせる。するとモーター３１１に外部磁界強度に応
じて電圧が発生し、端子０１５０９の電位と抵抗分圧さ
れた電位５１４とを比較する。この時（−Ｂ）入力はｖ
ＤＤ電位でＴｏ＃）−！た（十人）入力３１５もＶｌ）
Ｅ＋となるよう制御すれば、電圧比較器３１２は（−人
）と（十Ａ）との電圧比較全正常に行なう。
次にＰＴｒ５０１．５０４ｉＯＮ、ＮＴｒ５０７と５０
８’、（ＯＮＰＩＦ、ＰＴｒ５０２’１ＯＦＦｌ、、Ｐ
Ｔｒ５０３ｉチョッピングして回転検出動作させる際は
（−Ａ）人力と（十Ａ）入力の電位はＶＤＤと表シ電圧
比較器５１２は（−Ｂ）と（十Ｂ）との電位比較を行な
う。
８’、（ＯＮＰＩＦ、ＰＴｒ５０２’１ＯＦＦｌ、、Ｐ
Ｔｒ５０３ｉチョッピングして回転検出動作させる際は
（−Ａ）人力と（十Ａ）入力の電位はＶＤＤと表シ電圧
比較器５１２は（−Ｂ）と（十Ｂ）との電位比較を行な
う。
以上述べたように本発明によれば、複数の正及び負の入
力用能動素子のうち所望の１対のみを動作させ、他は回
路的に無存在となるよう入力全制御するため、多数の電
圧比較動作音、素子数の増加を最小限にとどめて、シー
ケンシャルに行なうことができるという効果を有する。
力用能動素子のうち所望の１対のみを動作させ、他は回
路的に無存在となるよう入力全制御するため、多数の電
圧比較動作音、素子数の増加を最小限にとどめて、シー
ケンシャルに行なうことができるという効果を有する。
特に指針式電子腕時計用ＩＣにおいて外部磁界検出用と
モーター回転検出用に本発明を用いれば、チップサイズ
の縮小化に大きな効果をもたらす。
モーター回転検出用に本発明を用いれば、チップサイズ
の縮小化に大きな効果をもたらす。
また本発明は実施例に示した０Ｍ０Ｅ＋以外の素子？用
いても実現できることは言う壇でもない。
いても実現できることは言う壇でもない。
さらに本笑施例において各トランジスタの極性を交換し
ても動作することを加えておく。
ても動作することを加えておく。
第１図は本発明の電圧比較器の一溝底例勿示す図。
第２図は第１図の電圧比較器のシンボル図。
第３図は指針式電子腕時計用ＩＣの外部磁界検出回路と
モーター回転検出回路に本発明全適用した際の回路例を
示す図。 ＠４図は複数の電圧比較上行なう際の従来の一回路例を
示す図。 第５図は複数の電圧比較を行なう際の従来の他の回路例
を示す図。 ５０１．５０４，５０７，３０８：駆動用トランジスタ ５０２．５０５：モーター回転検出用チョンパトランジ
スタ ！ＳＯ５，３０６：モーター回転検出用抵抗５１１：モ
ーター 以上 出願人セイコーエプソン株式会社 、パ−５ 代理人弁理士 最 上 務？、： 、ｔ！、−”
他１名 第１図 第？図
モーター回転検出回路に本発明全適用した際の回路例を
示す図。 ＠４図は複数の電圧比較上行なう際の従来の一回路例を
示す図。 第５図は複数の電圧比較を行なう際の従来の他の回路例
を示す図。 ５０１．５０４，５０７，３０８：駆動用トランジスタ ５０２．５０５：モーター回転検出用チョンパトランジ
スタ ！ＳＯ５，３０６：モーター回転検出用抵抗５１１：モ
ーター 以上 出願人セイコーエプソン株式会社 、パ−５ 代理人弁理士 最 上 務？、： 、ｔ！、−”
他１名 第１図 第？図
Claims (1)
- 差動型電圧比較回路を含む電子回路において、該差動型
電圧比較回路の正入力と負入力の各能動素子は少なくと
も各々２以上並列に接続され、１対の正負入力用能動素
子が動作する時、他の正負入力用能動素子群は回路的に
接続されていないのと等価であるように、その入力が制
御されることを特徴とする電圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001308A JPH07104371B2 (ja) | 1987-01-07 | 1987-01-07 | モーターの外部磁界強度検出及びモーター回転検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001308A JPH07104371B2 (ja) | 1987-01-07 | 1987-01-07 | モーターの外部磁界強度検出及びモーター回転検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169569A true JPS63169569A (ja) | 1988-07-13 |
| JPH07104371B2 JPH07104371B2 (ja) | 1995-11-13 |
Family
ID=11497864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001308A Expired - Lifetime JPH07104371B2 (ja) | 1987-01-07 | 1987-01-07 | モーターの外部磁界強度検出及びモーター回転検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104371B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11326398A (ja) * | 1998-05-08 | 1999-11-26 | Matsushita Electron Corp | 電圧検知回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329767A (en) * | 1976-09-01 | 1978-03-20 | Hitachi Ltd | Control circuit |
-
1987
- 1987-01-07 JP JP62001308A patent/JPH07104371B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329767A (en) * | 1976-09-01 | 1978-03-20 | Hitachi Ltd | Control circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11326398A (ja) * | 1998-05-08 | 1999-11-26 | Matsushita Electron Corp | 電圧検知回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07104371B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4091293A (en) | Majority decision logic circuit | |
| CN102013413B (zh) | 半导体装置和半导体装置的击穿电压控制方法 | |
| US5006732A (en) | Semiconductor circuit having buffer function | |
| JPH10313236A (ja) | 遅延回路 | |
| JPH01284115A (ja) | 論理回路 | |
| WO1994019761A1 (en) | Semiconductor integrated circuit | |
| KR19990022761A (ko) | 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로 | |
| US5027019A (en) | Analog switch circuit with reduced switching noise | |
| JPS63169569A (ja) | モーターの外部磁界強度検出及びモーター回転検出回路 | |
| JPH05167364A (ja) | 半導体回路 | |
| JPH0676091A (ja) | 絶対値回路 | |
| US5296753A (en) | Comparator circuit | |
| RU2807036C1 (ru) | Триггерный логический элемент И на полевых транзисторах | |
| JPH0738420A (ja) | 多値論理回路 | |
| RU2813862C1 (ru) | Триггерный логический элемент И/ИЛИ на полевых транзисторах | |
| RU2817236C1 (ru) | Триггерный логический элемент И-НЕ на полевых транзисторах | |
| RU2813863C1 (ru) | Триггерный логический элемент И-НЕ/ИЛИ-НЕ на полевых транзисторах | |
| KR102296454B1 (ko) | 전류 메모리 장치 | |
| JP2599396B2 (ja) | 排他的論理回路 | |
| JPS63169570A (ja) | 電圧比較回路 | |
| JPS62188421A (ja) | 入力回路 | |
| JPH0677787A (ja) | 最小値回路 | |
| JP2001292032A (ja) | 位相検波回路及びエンベローブ検波回路 | |
| JP2743670B2 (ja) | 論理回路 | |
| JPS6382120A (ja) | 電圧比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |