JPH07104371B2 - モーターの外部磁界強度検出及びモーター回転検出回路 - Google Patents
モーターの外部磁界強度検出及びモーター回転検出回路Info
- Publication number
- JPH07104371B2 JPH07104371B2 JP62001308A JP130887A JPH07104371B2 JP H07104371 B2 JPH07104371 B2 JP H07104371B2 JP 62001308 A JP62001308 A JP 62001308A JP 130887 A JP130887 A JP 130887A JP H07104371 B2 JPH07104371 B2 JP H07104371B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- motor
- comparison
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、外部磁界及びモーター回転検出回路に関す
る。
る。
従来、複数の電圧比較を行なう場合、電圧比較器を複数
個使用するか、又は電圧比較器１個で、その入力をスイ
ツチ等で切替えていた。その様子を第４図と第５図に示
す。第４図は電圧比較器403を１個用いて２つの入力を
アナログスイツチ401と402で切替えて使用する例であ
り、第５図は、２個の電圧比較器501と502を使用した例
である。
個使用するか、又は電圧比較器１個で、その入力をスイ
ツチ等で切替えていた。その様子を第４図と第５図に示
す。第４図は電圧比較器403を１個用いて２つの入力を
アナログスイツチ401と402で切替えて使用する例であ
り、第５図は、２個の電圧比較器501と502を使用した例
である。
しかし従来技術において、スイツチを用いる場合は、ス
イツチの特性例えば伝搬時間、クロストーク、S/N比、
スイツチングノイズ等で正確に電圧比較するのが困難で
あり、また複数個電圧比較器を用いる場合は、複数個の
電圧比較器が必要となり、コスト、占有面積アツプとな
る。そこで本発明はこのような問題点を解決するもの
で、その目的とするところは、少ない素子数で多数の電
圧比較をシーケンシヤルに行なうことができる電圧比較
回路を提供せんとするものである。
イツチの特性例えば伝搬時間、クロストーク、S/N比、
スイツチングノイズ等で正確に電圧比較するのが困難で
あり、また複数個電圧比較器を用いる場合は、複数個の
電圧比較器が必要となり、コスト、占有面積アツプとな
る。そこで本発明はこのような問題点を解決するもの
で、その目的とするところは、少ない素子数で多数の電
圧比較をシーケンシヤルに行なうことができる電圧比較
回路を提供せんとするものである。
本発明のモーターの外部磁界及びモーター回転検検出回
路は、電源端子の間に直列接続される第１及び第２の駆
動トランジスタと、前記第１の駆動トランジスタと並列
接続される第１のモーター回転検出用トランジスタと、
電源端子の間に直列接続される第３及び第４の駆動トラ
ンジスタと、前記第３の駆動トランジスタと並列接続さ
れる第２のモーター回転検出用トランジスタと、前記第
１の駆動トランジスタと前記第２の駆動トランジスタの
接続点に第１の端子が、前記第３の駆動トランジスタと
前記第４の駆動トランジスタの接続点に第２の端子が接
続されるモーターと、第１の比較電位及び電源電位を選
択的に出力する第１の比較電位出力回路と、第２の比較
電位及び電源電位を選択的に出力する第２の比較電位出
力回路と、差動入力対の一方は前記モーターの前記第１
の端子の電位をゲート入力とする第１の差動入力トラン
ジスタ及び前記モーターの前記第２の端子の電位をゲー
ト入力とする第２の差動入力トランジスタを並列接続し
てなり、前記差動入力対の他方は前記第１の比較電位出
力回路からの出力電位をゲート入力とする第３の差動入
力トランジスタ及び前記第２の比較電位出力回路からの
出力電位をゲート入力とする第４の差動入力トランジス
タを並列接続してなる差動型電圧比較回路とを備え、前
記モーターの外部磁界強度を検出する場合は、前記第２
の駆動トランジスタを介して前記第２の差動入力トラン
ジスタに電源電位を出力し、前記第２の比較電位出力回
路から前記電源電位を出力し、前記第１の比較電位出力
回路から前記第１の比較電位を出力することにより、前
記モーターの前記第１の端子の電位と前記第１の比較電
位とを比較し、前記モーターの回転検出を行う場合は、
前記第１の駆動トランジスタを介して前記第１のトラン
ジスタに前記電源電位を出力し、前記第２の比較電位出
力回路から前記電源電位を出力し、前記第１の比較電位
出力回路から前記第１の比較電位を出力することによ
り、前記モーターの前記第２の端子の電位と前記第１の
比較電位とを比較することを特徴とする。
路は、電源端子の間に直列接続される第１及び第２の駆
動トランジスタと、前記第１の駆動トランジスタと並列
接続される第１のモーター回転検出用トランジスタと、
電源端子の間に直列接続される第３及び第４の駆動トラ
ンジスタと、前記第３の駆動トランジスタと並列接続さ
れる第２のモーター回転検出用トランジスタと、前記第
１の駆動トランジスタと前記第２の駆動トランジスタの
接続点に第１の端子が、前記第３の駆動トランジスタと
前記第４の駆動トランジスタの接続点に第２の端子が接
続されるモーターと、第１の比較電位及び電源電位を選
択的に出力する第１の比較電位出力回路と、第２の比較
電位及び電源電位を選択的に出力する第２の比較電位出
力回路と、差動入力対の一方は前記モーターの前記第１
の端子の電位をゲート入力とする第１の差動入力トラン
ジスタ及び前記モーターの前記第２の端子の電位をゲー
ト入力とする第２の差動入力トランジスタを並列接続し
てなり、前記差動入力対の他方は前記第１の比較電位出
力回路からの出力電位をゲート入力とする第３の差動入
力トランジスタ及び前記第２の比較電位出力回路からの
出力電位をゲート入力とする第４の差動入力トランジス
タを並列接続してなる差動型電圧比較回路とを備え、前
記モーターの外部磁界強度を検出する場合は、前記第２
の駆動トランジスタを介して前記第２の差動入力トラン
ジスタに電源電位を出力し、前記第２の比較電位出力回
路から前記電源電位を出力し、前記第１の比較電位出力
回路から前記第１の比較電位を出力することにより、前
記モーターの前記第１の端子の電位と前記第１の比較電
位とを比較し、前記モーターの回転検出を行う場合は、
前記第１の駆動トランジスタを介して前記第１のトラン
ジスタに前記電源電位を出力し、前記第２の比較電位出
力回路から前記電源電位を出力し、前記第１の比較電位
出力回路から前記第１の比較電位を出力することによ
り、前記モーターの前記第２の端子の電位と前記第１の
比較電位とを比較することを特徴とする。
本発明の上記の構成によれば、１対の正負入力用能動素
子が動作するとき、他の正及び負入力用能動素子は回路
的に存在しないのと等価なようにその入力が制御される
ため、シーケンシヤルに複数の電圧比較を行なうことが
できる。換言すれば、正及び負入力用能動素子を切替ス
イツチとしても使用できるよう、その入力を制御すると
いうことである。
子が動作するとき、他の正及び負入力用能動素子は回路
的に存在しないのと等価なようにその入力が制御される
ため、シーケンシヤルに複数の電圧比較を行なうことが
できる。換言すれば、正及び負入力用能動素子を切替ス
イツチとしても使用できるよう、その入力を制御すると
いうことである。
第１図は本発明をCMOS回路で実現した場合の電圧比較器
の一実施例である。
の一実施例である。
ＮチヤンネルMOSエンハンスメント型トランジスタ（以
下NTrと略す）108,109,110,111とＰチヤンネルMOSエン
ハンスメント型トランジスタ（以下PTrと略す）101,10
2,103,104,105,106,107とで構成された正入力２つ、負
入力２つの回路例である。PTr101とNTr108で定電流用ト
ランジスタ102と103のゲートバイアス電位を決定してい
る。PTr104と105は負入力の、PRr106と107は正入力の差
動増幅用トランジスタであり、NTr109と110が能動負荷
を形成している。差動段の出力はPTr103とNTr111とで構
成されたソースホロア回路を通して出力端子115に表わ
れる。
下NTrと略す）108,109,110,111とＰチヤンネルMOSエン
ハンスメント型トランジスタ（以下PTrと略す）101,10
2,103,104,105,106,107とで構成された正入力２つ、負
入力２つの回路例である。PTr101とNTr108で定電流用ト
ランジスタ102と103のゲートバイアス電位を決定してい
る。PTr104と105は負入力の、PRr106と107は正入力の差
動増幅用トランジスタであり、NTr109と110が能動負荷
を形成している。差動段の出力はPTr103とNTr111とで構
成されたソースホロア回路を通して出力端子115に表わ
れる。
PTr104の入力（−Ａ）、PTr105の入力（−Ｂ）、PTr106
の入力を（＋Ａ）、PTr107の入力を（＋Ｂ）とする。今
（−Ａ）と（＋Ｂ）とにVDD116の電位が与えられると、
PTr104とPTr107はカツトオフし回路的に無存在の状態と
なる。そこでこの回路は、（−Ｂ）と（＋Ａ）との電圧
比較を行なう回路となる。また（−Ｂ）と（＋Ｂ）とに
VDD116の電位を与えれば、（−Ａ）と（＋Ａ）との電圧
比較を行なう回路となる。
の入力を（＋Ａ）、PTr107の入力を（＋Ｂ）とする。今
（−Ａ）と（＋Ｂ）とにVDD116の電位が与えられると、
PTr104とPTr107はカツトオフし回路的に無存在の状態と
なる。そこでこの回路は、（−Ｂ）と（＋Ａ）との電圧
比較を行なう回路となる。また（−Ｂ）と（＋Ｂ）とに
VDD116の電位を与えれば、（−Ａ）と（＋Ａ）との電圧
比較を行なう回路となる。
第２図に第１図の電圧比較器のシンボル図を示した。
第３図に本発明を指針式電子腕時計用ICの外部磁界検出
及びモーター回転検出用回路に適用した一実施例を示
す。第２図で示した電圧比較器のシンボル312で表わし
ている。まずPTr304をONさせ、PTr301,302,303、NTr30
7,308はオフさせる。するとモーター311に外部磁界強度
に応じて電圧が発生し、端子O1309の電位と抵抗分圧さ
れた比較電位である電位314とを比較する。この時（−
Ｂ）入力は電源電位であるVDDでありまた（＋Ｂ）入力3
15もVDDとなるよう制御すれば、電圧比較器312は（−
Ａ）と（＋Ａ）との電圧比較を正常に行なう。次にPTr3
01,304をON、NTr307と308をOFF、PTr302をOFFし、PTr30
3をチヨツピングして回転検出動作させる際は（−Ａ）
入力と（＋Ａ）入力の電位はVDDとなり電圧比較器312は
（−Ｂ）と（＋Ｂ）との電位比較を行なう。
及びモーター回転検出用回路に適用した一実施例を示
す。第２図で示した電圧比較器のシンボル312で表わし
ている。まずPTr304をONさせ、PTr301,302,303、NTr30
7,308はオフさせる。するとモーター311に外部磁界強度
に応じて電圧が発生し、端子O1309の電位と抵抗分圧さ
れた比較電位である電位314とを比較する。この時（−
Ｂ）入力は電源電位であるVDDでありまた（＋Ｂ）入力3
15もVDDとなるよう制御すれば、電圧比較器312は（−
Ａ）と（＋Ａ）との電圧比較を正常に行なう。次にPTr3
01,304をON、NTr307と308をOFF、PTr302をOFFし、PTr30
3をチヨツピングして回転検出動作させる際は（−Ａ）
入力と（＋Ａ）入力の電位はVDDとなり電圧比較器312は
（−Ｂ）と（＋Ｂ）との電位比較を行なう。
なお、本発明は実施例に示したCMOS以外の素子を用いて
も実現できることは言うまでもない。
も実現できることは言うまでもない。
さらに本実施例において各トランジスタの極性を交換し
ても動作することを加えておく。
ても動作することを加えておく。
〔発明の効果〕 以上述べたように本発明によれば、モーターの駆動トラ
ンジスタが、差動型電圧比較回路の差動入力対を構成す
るトランジスタに電源電位を供給するトランジスタと兼
用することができるため、素子数を減らすことができる
という効果を有する。
ンジスタが、差動型電圧比較回路の差動入力対を構成す
るトランジスタに電源電位を供給するトランジスタと兼
用することができるため、素子数を減らすことができる
という効果を有する。
第１図は本発明の電圧比較器の一構成例を示す図。 第２図は第１図の電圧比較器のシンボル図。 第３図は指針式電子腕時計用ICの外部磁界検出回路とモ
ーター回転検出回路に本発明を適用した際の回路例を示
す図。 第４図は複数の電圧比較を行なう際の従来の一回路例を
示す図。 第５図は複数の電圧比較を行なう際の従来の他の回路例
を示す図。 301,304,307,308:駆動用トランジスタ 302,303:モーター回転検出用チヨツパトランジスタ 305,306:モーター回転検出用抵抗 311:モーター
ーター回転検出回路に本発明を適用した際の回路例を示
す図。 第４図は複数の電圧比較を行なう際の従来の一回路例を
示す図。 第５図は複数の電圧比較を行なう際の従来の他の回路例
を示す図。 301,304,307,308:駆動用トランジスタ 302,303:モーター回転検出用チヨツパトランジスタ 305,306:モーター回転検出用抵抗 311:モーター
Claims (1)
- 【請求項１】電源端子の間に直列接続される第１及び第
２の駆動トランジスタと、 前記第１の駆動トランジスタと並列接続される第１のモ
ーター回転検出用トランジスタと、 電源端子の間に直列接続される第３及び第４の駆動トラ
ンジスタと、 前記第３の駆動トランジスタと並列接続される第２のモ
ーター回転検出用トランジスタと、 前記第１の駆動トランジスタと前記第２の駆動トランジ
スタの接続点に第１の端子が、前記第３の駆動トランジ
スタと前記第４の駆動トランジスタの接続点に第２の端
子が接続されるモーターと、 第１の比較電位及び電源電位を選択的に出力する第１の
比較電位出力回路と、 第２の比較電位及び電源電位を選択的に出力する第２の
比較電位出力回路と、 差動入力対の一方は前記モーターの前記第１の端子の電
位をゲート入力とする第１の差動入力トランジスタ及び
前記モーターの前記第２の端子の電位をゲート入力とす
る第２の差動入力トランジスタを並列接続してなり、前
記差動入力対の他方は前記第１の比較電位出力回路から
の出力電位をゲート入力とする第３の差動入力トランジ
スタ及び前記第２の比較電位出力回路からの出力電位を
ゲート入力とする第４の差動入力トランジスタを並列接
続してなる差動型電圧比較回路とを備え、 前記モーターの外部磁界強度を検出する場合は、前記第
２の駆動トランジスタを介して前記第２の差動入力トラ
ンジスタに電源電位を出力し、前記第２の比較電位出力
回路から前記電源電位を出力し、前記第１の比較電位出
力回路から前記第１の比較電位を出力することにより、
前記モーターの前記第１の端子の電位と前記第１の比較
電位とを比較し、 前記モーターの回転検出を行う場合は、前記第１の駆動
トランジスタを介して前記第１のトランジスタに前記電
源電位を出力し、前記第２の比較電位出力回路から前記
電源電位を出力し、前記第１の比較電位出力回路から前
記第１の比較電位を出力することにより、前記モーター
の前記第２の端子の電位と前記第１の比較電位とを比較
することを特徴とするモーターの外部磁界強度検出及び
モーター回転検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001308A JPH07104371B2 (ja) | 1987-01-07 | 1987-01-07 | モーターの外部磁界強度検出及びモーター回転検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001308A JPH07104371B2 (ja) | 1987-01-07 | 1987-01-07 | モーターの外部磁界強度検出及びモーター回転検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169569A JPS63169569A (ja) | 1988-07-13 |
| JPH07104371B2 true JPH07104371B2 (ja) | 1995-11-13 |
Family
ID=11497864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001308A Expired - Lifetime JPH07104371B2 (ja) | 1987-01-07 | 1987-01-07 | モーターの外部磁界強度検出及びモーター回転検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07104371B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3935266B2 (ja) * | 1998-05-08 | 2007-06-20 | 松下電器産業株式会社 | 電圧検知回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5329767A (en) * | 1976-09-01 | 1978-03-20 | Hitachi Ltd | Control circuit |
-
1987
- 1987-01-07 JP JP62001308A patent/JPH07104371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63169569A (ja) | 1988-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940316B2 (en) | Comparator circuit | |
| US4523107A (en) | Switched capacitor comparator | |
| EP0111230A1 (en) | Voltage comparator circuit | |
| WO2018055666A9 (ja) | インターフェース回路 | |
| US6239639B1 (en) | Latch circuit | |
| JP2528091B2 (ja) | 集積回路 | |
| JPH07104371B2 (ja) | モーターの外部磁界強度検出及びモーター回転検出回路 | |
| JPS6251008B2 (ja) | ||
| KR930001401B1 (ko) | 감지 증폭기 | |
| US4801891A (en) | Differential amplifier utilizing MOS transistors of a single channel polarity | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JPH118534A (ja) | 半導体集積回路 | |
| US7573334B2 (en) | Bias control circuitry for amplifiers and related systems and methods of operation | |
| JPH0462189B2 (ja) | ||
| JP2544815B2 (ja) | レベルシフト回路 | |
| JP2599396B2 (ja) | 排他的論理回路 | |
| JP3235709B2 (ja) | 回路アイソレーション方式 | |
| JPH04306915A (ja) | レベル変換回路 | |
| JP2765330B2 (ja) | 出力回路 | |
| JPH0254614A (ja) | 電源電圧検出回路 | |
| JP2656660B2 (ja) | 半導体集積回路 | |
| JPS63169570A (ja) | 電圧比較回路 | |
| JPH0377537B2 (ja) | ||
| JPS62185409A (ja) | 電圧比較回路 | |
| JPS63301618A (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |