JPS6381943A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の信頼性向上に適用して有効な技
術に関する。

〔従来の技術〕

いわゆるウニハエ程においては、シリコン（Ｓｉ）単結
晶等からなる半導体基板に、種々の回路素子を形成する
ことが行われる。その際、隣接する回路素子の間の電気
的絶縁を行うためにその回路素子間に位置する半導体基
板に、たとえば絶縁層からなるアイソレーションを形成
して該素子間の電気的分離を行っている。このアイソレ
ーションについては、たとえば昭和５４年９月１日、Ｃ
Ｑ出版株式会社発行、時田元昭編「最新半導体用語辞典
ＪＰＩに説明がある。

ところで、絶縁層からなるアイソレーションは、たとえ
ば回路素子を形成した半導体基板の所定位置をエツチン
グして該位置に溝を形成し、その溝の表面を熱酸化した
後、該溝に高温低圧ＣＶＤ　（ｃｈｅｍｉｃａｌ　ｖａ
ｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法で、たとえば二酸化
ケイ素（ＳｉＯ７）を堆積させ、充填して形成すること
が考えられる。

〔発明が解決しようとする問題点〕

上記のように半導体基板の溝に、上記条件で二酸化ケイ
素を堆積充填してアイソレーションを形成した後には、
通常その表面を平坦にするために、いわゆるエッチバッ
クを行う。ところが、上記条件で形成された二酸化ケイ
素は、その充填率が低い等の理由からシリコン（Ｓｉ）
酸化膜に較べそのエツチング速度が大きいため、シリコ
ン酸化膜と上記二酸化ケイ素とが共存する表面をエッチ
バックしても、その平坦性を確保できないという問題の
あることが本発明者により見出された。

本発明の目的は、簡単な工程で信頼性の高い半導体装置
を製造できる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、半導体基板に設けた溝の表面に熱酸化膜を形
成した後、咳溝に絶縁材料を、高温低圧ＣＶＤ法で堆積
充填し、次いで上記絶縁材料を緻密にするだめの加熱処
理を行って、アイソレーションを形成するものである。

〔作用〕

上記した手段によれば、アイソレーションを緻密な上記
絶縁材料で充填した構造にできると同時に、該構造にす
ることにより、上記熱酸化膜と絶縁材料とのエツチング
速度を該絶縁部と略一致させることができるため、エッ
チバック後の表面の平坦性を確保することが可能となる
。その結果、上記表面に形成する電極配線等をも平坦に
することができるため、上記目的が達成されるものであ
る。

〔実施例〕

第１図は本発明による一実施例である半導体装置を示す
概略部分断面図である。また、第２図（ａ）〜（ｉ）は
上記半導体装置の製造工程の概略を示す部分断面図であ
る。

本実施例の半導体装置は、シリコン（Ｓｉ）単結晶から
なる半導体基板１に、回路素子であるバイポーラトラン
ジスタが形成され、該回路素子がアイソレーションで、
隣接する回路素子と電気的に分離されてなるものである
。すなわち、上記バイポーラトランジスタは半導体基板
１に刻設された２つのアイソレーション２および３の間
の領域に形成されている。上記アイソレーション２．３
０間には、最下層にＰ型基板４が、その上にはＮ゛゛域
５が位置されている。また、同位置の半導体基板１には
、上記Ｎ゛領域の上部に略一致する深さの浅いアイソレ
ーション６が形成されている。そして、上記アイソレー
ション６とアイソレーション２との間にはコレクタ７が
形成され、また該アイソレーション６とアイソレーショ
ン３との間に位置されたＮ型エピタキシアル薯８の上に
は、ベース９を構成するＰ゛型領領域、該Ｐ゛型領領域
接触形成されたエミッタ１０を構成するＮ゛型領領域が
それぞれ形成されている。上記コレクタ７、ベース９お
よびエミッタ１０を構成する各基板の表面にはオーミッ
ク電極１１．ｌｌａおよびｌｌｂが被着形成されている
。

本実施例においては、上記アイソレーション２．３およ
び６のそれぞれが、熱酸化膜１２、その内側に被着され
た窒化ケイ集成１，３、および該窒化ケイ素膜１３に接
触するように充填されている緻密化された二酸化ケイ素
（緻密化絶縁材料）１４とで形成されているものである
。なお、図中１５で示すのは、いわゆるＬＯＧＯ３であ
る。

次に本実施例の半導体装置の製造方法について説明する
。なお、ここでは回路素子の表示は省略する。

先ず、半導体基板１の表面に熱酸化により酸化膜１６を
、その上に窒化ケイ素膜１７を、さらにその上にいわゆ
るＰＳＧ膜１８をそれぞれ被着形成し、次いで上記３層
の膜を所定形状にエツチングし第２図（ａ）に示すよう
な３つの開口部を形成する。なお、上記半導体基板１は
、既に所定の工程を終えて所望の回路素子の形成が完了
しているものである。

上記開口部の中、間に位置する開口部をレジスト膜１９
で塞ぎ、上記ＰＳＧ膜１８およびレジスト膜１９をマス
クとしてドライエツチングを行い、第２図（ｂ）に示す
ような溝２０．２１を形成する。

次いで、上記レジスト膜１９を除去し、さらにドライエ
ツチングを行い、第２図（Ｃ）に示すように上記溝２０
．２１を深くすると同時に、浅い溝２２をも形成する。

次に、上記ＰＳＧ膜１８をフッ酸で除去して２図（（至
）の状態にし、該状態において熱酸化を行い、同図（ｅ
）のように、上記多溝の表面に酸化膜を形成する。その
後、第２図のように窒化ケイ素膜１７を熱燐酸で除去し
た後、再び全体に窒化ケイ素膜２３を被着形成し、さら
に高温低圧下で二酸化ケイ素２４をＣＶＤ法により被着
し、第２図（社）に示すように上記多溝の内部にも上記
二酸化ケイ素を堆積、充填させる。なお、上記ＣＶＤは
、たとえばモノシラン（Ｓｉ２０）と酸素とを反応させ
ることにより達成できるが、被着されたままの状態にお
いては上記二酸化ケイ素２４は、必ずしも完全な酸化物
になっているとは限らず、また緻密性にも欠けているも
のである。そこで、上記第２図に示すものについて、加
圧酸素雰囲気下で、たとえば１．０００℃に加熱し、熱
処理を行う。この熱処理を行うことにより、ＣＶＤ法で
被着された上記二酸化ケイ素２４を、完全な酸化状態に
することができると同時に、その充填率が低かったもの
を極めて緻密な状態にすること、すなわち、緻密化絶縁
材料にすることができるものである。なお、その際、二
酸化ケイ素２４の下に被着されている窒化ケイ素２３は
その強度が高いため、上記熱処理時におこる二酸化ケイ
素２４の体積収縮に伴う応力が、半導体基板１に加わる
ことを緩和する働きをする。

上記緻密化処理を行った後、上記被着形成されている二
酸化ケイ素２４をバックエツチングすることにより、第
２図（ｉ）に示すように、緻密化された二酸化ケイ素１
４が充填されてなる３つのアイソレーション２．３およ
び６の形成が達成されるものである。なお、このバック
エツチングにおいては、上記窒化ケイ素膜２３が林点の
目安になるため、正確なエツチングが可能である。その
後、所定の工程を経て、本実施例の半導体装置の製造を
達成することができる。

このように、本実施例によれば以下の効果を得ることか
できる。

（１）、半導体基板１に設けた溝の表面に熱酸化膜１２
を形成した後、抜溝に二酸化ケイ素２４を、高温低圧Ｃ
ＶＤ法で堆積充填し、次いで上記二酸化ケイ素２４を加
圧酸素雰囲気下で加熱処理を行って、アイソレーション
を形成することにより、該アイソレーションを緻密化さ
れた二酸化ケイ素２４で充填された構造にすることがで
きる。

（２）、上記（１）により、上記熱酸化膜１２と二酸化
ケイ素２４とのエツチング速度を略一致させることがで
きるので、バックエツチング後の表面の平坦性を確保す
ることが可能となる。

（３）、上記（２）により、上記表面に形成する電極配
線等をも平坦にすることができるため、表面に段差が存
在することによる電極配線等に断線等の電気的不良が発
生することが有効に防止することができる。

（４）、上記（１）により、アイソレーションが低誘電
率物質のみで形成されているので、半導体基板１とその
上に被着形成される電極配線との間の電気容量を低減で
きる。

（５）、上記（４）により、演算処理の高速化を達成で
きる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で挿々変更可能
であることはいうまでもない。

たとえば、実施例では、アイソレーションが、熱酸化膜
１２、窒化ケイ素膜１３および緻密化二酸化ケイ素１４
とからなるものについてのみ説明したが、これに限るも
のでなく、窒化ケイ素膜１３がないものであってもよい
。また、緻密化絶縁材料の膜は二酸化ケイ素からなるも
のに限るものでなく、たとえばＰＳＧ等の高温低圧ＣＶ
Ｄ法で堆積できる絶縁材料であれば、種々のものを適用
できる。その淳、その絶縁材料に応じて、緻密化のため
の処理方法は変更されることはいうまでもない。また、
前記実施例では、ＬＯＧＯ３１５が併設されている半導
体装置について説明したが、これに限らず、たとえば第
３図に示すような、フ′イソレーション２．３および６
と同工程で形成した浅い形状のアイソレーションと同形
状の絶縁層２５を有するものであってもよい。この場合
は、ＬＯＧＯ３１５を形成する特別な工程を必要とする
ことなく同一の目的を達成することができる。

また、アイソレーション６の浅い溝を有しないデバイス
構造にも適用できることもいうまでもない。

さらに、アイソレーションを適用する回路素子は、バイ
ポーラトランジスタに限るものでないことはいうまでも
なく、通常用いられる回路素子であればいかなるものに
も適用できるものである。

その−例として、第４図に示すような、バイポーラトラ
ンジスタといわゆるＣＭＯ３とが併設されているものを
挙げることができる。

本発明は、浅いＵ溝でＣＮ分離をした構造、浅いＵ溝を
有しないデバイス、ＣＮ分離部をＬＯＣＯ８的な熱酸化
膜構造のものなど種々の態様の半導体装置に適用できる
。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、半導体基板に設けた溝の表面に熱酸化膜を形
成した後、抜溝に絶縁材料を、高温低圧ＣＶＤ法で堆積
充填し、次いで上記絶縁材料を緻密にするための加熱処
理を行って、アイソレーションを形成することにより、
アイソレーションを緻密な上記絶縁材料で充填した構造
にできると同時に、該構造にすることにより、上記熱酸
化膜と絶縁材料とのエツチング速度を該絶縁部と略一致
させることができるので、バックエツチング後の表面の
平坦性を確保することが可能となる。したがって、上記
表面に形成する電極配線等をも平坦にすることができる
ので、該電極配線等の電気的接続を確実にすることがで
き、ひいては半導体装置の信頼性の向上を達成できるも
のである。

【図面の簡単な説明】

第１図は本発明による一実施例である半導体装置を示す
概略部分断面図、 第２図（ａ）〜（１）は上記半導体装置の製造工程の概
略を示す部分断面図、 第３図は本発明の変形例の半導体装置を示す概略部分断
面図、 第４図は本発明の他の変形例の半導体装置を示す概略部
分断面図である。 １・・・半導体基板、２．３・・・アイソレーション、
４・・・Ｐ型基板、５・・・Ｎ゛領域６・・・アイソレ
ーション、７・・・コレクタ、８・・・Ｎ型エピタキシ
ャル層、９・・・ベース、１０・・・エミッタ１０．１
１、ｌｌａ、ｌｌｂ・・・オーミック電極、１２・・・
、熱酸化膜、１３・・・窒化ケイ素膜、１４・・・二酸
化ケイ素（絶縁材料）、１５・・・ＬＯＣＯ３，１６・
・・酸化膜、１７・・・窒化ケイ素膜、１８・・・ＰＳ
Ｇ膜、１９・・・レジスト膜、２０．２１゜２２・・・
溝、２３・・・窒化ケイ素膜、２４・・・記二酸化ケイ
素、２５・・・絶縁層。 第　　１　　図 ノ４−二四イこディ兼 第　　２　　図 （ｃＩ−）

Claims (1)

1. 【特許請求の範囲】 １、アイソレーションが、半導体基板を穿孔形成した溝
   の表面に形成された熱酸化膜と、該溝に充填された緻密
   化絶縁材料とで形成されてなる半導体装置。 ２、上記熱酸化膜と緻密化絶縁材料との間に窒化ケイ素
   膜が介在されてなることを特徴とする特許請求の範囲第
   １項記載の半導体装置。 ３、上記緻密化絶縁膜材料が、高温低圧ＣＶＤで絶縁材
   料を堆積充填した後、該絶縁材料を加熱処理して形成す
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置。 ４、上記緻密化絶縁材料が、二酸化ケイ素であることを
   特徴とする特許請求の範囲第１項記載の半導体装置。 ５、半導体基板に溝を形成し、該溝の表面を酸化して酸
   化膜を形成した後、その溝に絶縁材料を高温低圧ＣＶＤ
   法で堆積充填し、次いで充填された上記絶縁材料を緻密
   にするための加熱処理を行い、アイソレーションを形成
   する半導体装置の製造方法。 ６、上記酸化膜を形成した後、窒化ケイ素膜を被着形成
   し、次いで絶縁材料の堆積充填を行うことを特徴とする
   特許請求の範囲第５項記載の半導体装置の製造方法。 ７、上記絶縁材料が二酸化ケイ素であることを特徴とす
   る特許請求の範囲第５項記載の半導体装置の製造方法。 ８、上記加熱処理を、加圧酸素雰囲気の下で行うことを
   特徴とする特許請求の範囲第７項記載の半導体装置。