JPS6381556A - 可変クロツクバスシステム - Google Patents

可変クロツクバスシステム

Info

Publication number
JPS6381556A
JPS6381556A JP22587886A JP22587886A JPS6381556A JP S6381556 A JPS6381556 A JP S6381556A JP 22587886 A JP22587886 A JP 22587886A JP 22587886 A JP22587886 A JP 22587886A JP S6381556 A JPS6381556 A JP S6381556A
Authority
JP
Japan
Prior art keywords
data transfer
period
bus
clock
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22587886A
Other languages
English (en)
Inventor
Shigeki Morimoto
茂樹 森本
Toshiaki Koyama
俊明 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22587886A priority Critical patent/JPS6381556A/ja
Publication of JPS6381556A publication Critical patent/JPS6381556A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムのためのバス機構に関し、
特に、データ転送のタイミングが共通りロックにより規
制される同期式バスにおけるクロック周期の制御に関す
る。
〔従来の技術〕
バスを介してのデータ転送における送信側装置と受信側
装置の間のタイミングの制御には、非同期方式と同期方
式の2種がある(例えば、ハロルド S、ストーン原著
「マイクロコンビュータイ・ンタフェース原理と応用」
啓学出版1985年発行、第79〜91頁参照)。非同
期方式では、送出側装置がバスへのデータ送出と同期し
て制御信号を送出し、受信側装置は、この制御信号を検
出することによってバス上のデータの存在を知り、その
データを取込む。これとは対照的に、同期方式では、送
出側装置からのデータ送出と受信側装置へのデータ取込
みとが、クロック源から供給される共通のクロックに同
期して行なわれる。
〔発明が解決しようとする問題点〕
非同期方式では、送出側装置がその内部タイミングに従
って制御信号を生成・送出し、受信側装置がその内部タ
イミングに従ってこの制御信号に応答する。これにより
生じる遅れは、近距離データ転送におけるバス信号伝搬
遅延時間に匹敵するか又はそれよりも大きい、したがっ
て、非同期方式においては、近距離データ転送の効率の
低下を免れることができない。
他方、同期方式では、本質的に、非同期方式の前記問題
が生じない。したがって、データ転送距離が均一であれ
ば、それが近距離であっても遠距離であっても、非常に
高いデータ転送効率が達成できる。しかし、データ転送
距離が広い範囲に分布すれば、クロック周期が最も長い
距離のデータ転送に必要な値に制限される結果、近距離
データ転送の効率は、不本意に低く押えられる。この難
点を除くことができれば、データ転送距離に左右されな
い高効率のバスシステムを実現することができる。
また、データ転送速度の異なる装置が混在する場合に、
従来の同期方式では、クロック周期が最も遅い装置のデ
ータ転送速度によって制限されるか、あるいは、遅い装
置の見掛は上のデータ転送速度を上げるためのバッファ
機構の付加が必要になる。
更に、従来の同期方式では、バスの使用状況に関係なく
、データ転送速度は一定である。バス使用要求が頻発す
る場合にデータ転送速度を可能な範囲で増加することが
できれば有利である。
〔問題点を解決するための手段〕
本発明によれば、同期式バスのための共通りロックの供
給源として、クロック周期をバスの稼動中に動的に変更
できる可変周期クロック発生手段が設けられ、更に、ク
ロック周期をデータ転送動作の条件に応じて選択する手
段が設けられる。データ転送動作の条件は、例えば、装
置間距離、装置のデータ転送速度、バスの使用頻度など
である。
〔作用〕
可変周期クロック発生手段の周期を動的に変更するとと
もに、その周期をデータ転送動作の条件によって選択す
ることによって、それぞれのデータ転送動作において、
データ転送距離、装置のデータ転送速度、あるいはバス
の多忙さなどに対して最適な周期のクロックを利用する
ことができる。
例えば、近距離データ転送には短周期のクロック信号を
用いて高速転送を行ない、遠距離データ転送には長周期
のクロックを用いて低速転送を行なうことができる。
〔実施例〕
第1図は、本発明の一実施例としてのバスシステムを含
む情報処理システムを示す。装W1a、1b及び1cの
それぞれは、中央処理装置、記憶装置、入出力装置その
他の、情報処理システムを構成する主要ユニットの一つ
であり、これらは、本発明によるバスシステム10に接
続される。
バスシステム10は、装[1a、1b及び1cにそれぞ
れ接続された周期選択回路2a、2b及び2c、バスア
ービタ3、可変周期クロック発生器4、バス5、クロッ
ク信号線6、及び周期選択線7からなる。バス5は、ア
ドレスバス、データバス、アドレスストローブ信号線、
データストローブ信号線、バス使用権制御のためのバス
使用要末成及びバス使用許可線、並びにその他の各種制
御線を含み、このバスを介して装fitla、1b及び
1cの間のデータ転送が行なわれる。データ転送動作に
おける各種信号の送出と受信のタイミングは、可変周期
クロック発生器4からクロック信号線6を経て装に1a
、1b及び1cに供給されるクロック信号によって制御
される。
バスアービタ3は、バス使用権を管理する周知の装置で
ある。装置1a、1b及びICは、バスを使用したい時
に、バス使用要求をバス5中のバス使用要求線を経てバ
スアービタ3に送り、バスアービタ3は、バス使用要求
を発生した諸装置の一つを予め定められた優先順位に従
って選択し、この選択された装置に、バス5中のバス使
用許可線を経て、バス使用許可信号を送る。バス使用許
可を得た装置(la、lb又はIC)、すなわちバスマ
スタは、データ転送手続の開始に先立ち、それに接続さ
れた周期選択回路(2a、2b又は2c)に、アクセス
先装置のアドレスを送る。このアドレスを受取った周期
選択回路は、後述する機構により、開始されようとする
データ転送の距離に適したクロック周期を示す信号を、
周期選択線7を経て、可変周期クロック発生器4に送る
可変周期クロック発生器4は、指示された周期のクロッ
ク信号を、クロック信号線6を経て各装置に供給する。
破線で示される矩形8及び9は、それぞれ筐体を表わす
。装[1aと1bは筐体A8に収容されており、装置1
cは筺体B9に収容されている。
簡明のため、装置1bと10の間のバスの長さは。
装置1 aと1bの間のバスの長さの2倍であるとする
。したがって、装置1bと10の間のデータ転送に適し
たクロック周期は、装[1aと1bの間のデータ転送に
適したクロック周期の2倍であり、また、装置1aと1
0の間のデータ転送に適したクロック周期は、装置1a
と1bの間のデータ転送に適したクロック周期の3倍で
ある。各装置のアドレスは、各装置のバス上での座標に
対応する値に設定される。第1図に示された配置に対し
ては、装置1aにアドレス” o o”、1bにアドレ
ス″01”、1cにアドレス“11”(いずれも2進表
示)をそれぞれ与える。
周期選択回路2aないし2Cのそれぞれは、それに接続
された装置のアドレスを保持するレジスタと、減算器と
を有し、この減算器は、前記レジスタ中のアドレス値と
装置から送られたアクセス先装置のアドレス値の差の絶
対値を計算する。この差値は、アドレスが前記のように
設定されているため、装置間距離に対応する。したがっ
て、この値をクロック周期指定情報として直接使用する
ことができる。なお、バスマスタになりえない装置、例
えば記憶装置に対しては、周期選択回路を設ける必要は
ない。
第1図の実施例においては、可変周期クロック発生器4
は、基本周期、2倍周期及び3倍周期の各クロック信号
を選択的に発生できることが必要であり、このような整
数倍周期のクロック信号群は1周知のパルス分周回路に
より容易に実現することができる。可変周期クロック発
生器4は1周期選択線7を経て受信した周期選択信号の
値に対応する周期のクロック信号を、クロック信号線6
に送出する。
第2図は、第1図のシステムで行なわれるデータ転送動
作の二つの例におけるタイミングを示す。
期間(イ)は、バスマスタになった装置1bが装fi 
1 aからデータを転送してもらう場合を示し、期間(
ロ)は、バスマスタになった装置1bが装置1cからデ
ータを転送してもらう場合を示す。
期間(イ)においては、装[1aと1bのアドレスの差
はit I I+であるから、基本周期クロック信号が
発生され、期間(ロ)においては、装置1bと10のア
ドレスの差は112 I+であるから、2倍周期クロッ
ク信号が発生される。図示されてはいないが、装置1a
と10の間のデータ転送に対しては、これら装置のアド
レスの差が“3″であるから、3倍周期のクロック信号
が発生される。したがって、各装置対の間のデータ転送
動作は、それら装置の間のバス信号伝搬遅延時間に見合
った最適周期のクロック信号に基づいて遂行される。
なお、第2図において破線で描かれたクロック信号の部
分は、それぞれの期間において実際には発生されないク
ロック信号を、他方のクロック信号との対比のために示
したものである。
装置アドレスを筐体アドレスと筐体内アドレスの組合わ
せで表わしてもよい。しかし、このようなアドレスフォ
ーマットにおいては、アドレスの単純な差と装置間距離
を厳密に対応付けることができない場合があり、その場
合には、アドレス差に適当な修正を施こすか、又は、各
アドレス対とそれに対応する装置間距離(すなわち使用
すべきクロック周期)の対応を示すテーブルを用いれば
よい。特に、筐体間距煎が筐体内での装置間距離に対し
て充分大きい装置に対しては、筐体アドレスと筐体内ア
ドレスを別々に減算し、筐体アドレスに差がなければ筐
体内アドレスの差に従ってクロック周期を選択し、筐体
アドレスに差があれば、筐体内アドレスの差を無視して
、筐体アドレスの差のみによってクロック周期を決定し
てもよい。
あるいは、筐体アドレスのみを減算して、その差に従っ
てクロック周期を選択し、すべての筐体内データ転送に
は一律に基本周期クロックを用いるようにしてもよい。
クロック信号が多相であってもよいことはいうまでもな
い。また、クロック発生器の源発振器に可変周波数発振
器を用い、その発振周波数を周期選択信号で制御するよ
うにすれば、クロック周期を、整数倍系列に限らず、任
意の所望値に設定することができる。周期選択回路2a
ないし2cは。
対応する装置1aないし1cの内部に設けられてもよい
し、あるいは、可変周期クロック発生器4の内部に設け
られてもよい。なお、バスへの信号送出からバス上の信
号の確定までの時間は、最遠端からの反射信号のために
、一般に遠端よりも近端における方が大きい。したがっ
て、整合終端により反射信号を防止すれば、データ転送
距離に応じたクロック周期の選択の効果が助長される。
第2の実施例として、データ転送速度が異なる装置から
なるシステムにおいては、データ転送に参加する装置の
データ転送速度に従ってクロック周期を選択することが
できる。この実施例においては、周期選択回路2aない
し2cのそれぞれは。
装置アドレスとその装置のデータ転送速度の対応を示す
テーブルを備え、これを用いて、データ転送が行なわれ
る一対の装置のデータ転送速度を調べ、低い方のデータ
転送速度に対応するクロック周期を選択する。
第3図に示された第3の実施例では、可変周期クロック
発生器4は、(れ自身でクロック周期を周期的に変更す
る。例えば、まず、第2図の期間(イ)に示されるよう
な基本周期クロックを発生し、次いで期間(ロ)に示さ
れるような2倍周期クロックを発生し、続いて3倍周期
クロックを発生し、以後同じサイクルを反復する。可変
周期クロック発生器4は、また、各期間におけるクロッ
ク周期を表わす情報を、周期表示線11を経て諸装置1
aないしICに送る。各装置は、周期選択 ′回路2a
ないし2cと同様な回路を内蔵し、その出力と周期表示
線11上の情報を比較して、所要周期のクロックが発生
される期間にデータ転送を実行する。変形として、各装
置がクロック周期を測定する回路を備えてもよい。
第4図に示される第4の実施例では、バスの使用頻度(
忙しさ)に応じてクロック周期が選択される。この実施
例において、周期選択線7はバスアービタから可変周期
クロック発生器4へ布線され、バスアービタ3は、諸装
置1aないし1cからのバス使用要求の頻度を測定し、
その頻度に応じたクロック周期選択信号を可変周期クロ
ック発生器4に送る。
〔発明の効果〕
本発明によれば、データ転送距離、装置のデータ転送速
度、バス使用頻度などの状況に応じて最適の周期のクロ
ック信号を使用することができ、したがって、データ転
送の効率を著しく改善することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を含む情報処理システムのブ
ロックダイヤグラム、第2図は第1図のシステムで行な
われるデータ転送動作の例を示すタイミング図、第3図
及び第4図はそれぞれ本発明の異なる実施例を含む情報
処理システムのブロックダイヤグラムである。 1a〜1c・・・情報処理システムを構成する装置、2
a〜2c・・・周期選択回路、4°゛・可変周期クロッ
ク発生器、5・・・バス、6・・・クロック信号線、7
・・・周期選択線。

Claims (1)

  1. 【特許請求の範囲】 1、複数の装置が接続されたデータ転送用バスと、前記
    バスを介して転送されるデータの送出と受信のタイミン
    グを規制する共通クロックとしてバス稼動中に周期が動
    的に変化するクロック信号を前記装置に供給するための
    可変周期クロック発生手段と、各データ転送動作で使用
    すべき前記クロック信号の周期をそのデータ転送動作の
    条件に応じて選択する手段とを備えたバスシステム。 2、特許請求の範囲1において、前記データ転送動作条
    件はそのデータ転送が行なわれる一対の前記装置の間の
    前記バスに沿った距離であるバスシステム。 3、特許請求の範囲2において、前記周期選択手段は前
    記一対の装置のそれぞれの前記バス上の位置に対応する
    アドレスの差に基づいて周期を決定する手段を有するバ
    スシステム。 4、特許請求の範囲1において、前記データ転送動作条
    件はそのデータ転送が行なわれる一対の前記装置のデー
    タ転送速度であるバスシステム。 5、特許請求の範囲1において、前記データ転送動作条
    件は前記バスの使用頻度であるバスシステム。 6、特許請求の範囲1、2、3、4又は5において、前
    記可変周期クロック発生手段は前記周期選択手段の出力
    に応じてクロック信号の周期を変更するバスシステム。 7、特許請求の範囲1、2、3又は4において、前記可
    変周期クロック発生手段はそれ自体でクロック信号の周
    期を周期的に変更し、前記周期選択手段は各データ転送
    条件に適した周期のクロック信号が発生される期間を選
    択するバスシステム。
JP22587886A 1986-09-26 1986-09-26 可変クロツクバスシステム Pending JPS6381556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22587886A JPS6381556A (ja) 1986-09-26 1986-09-26 可変クロツクバスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22587886A JPS6381556A (ja) 1986-09-26 1986-09-26 可変クロツクバスシステム

Publications (1)

Publication Number Publication Date
JPS6381556A true JPS6381556A (ja) 1988-04-12

Family

ID=16836278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22587886A Pending JPS6381556A (ja) 1986-09-26 1986-09-26 可変クロツクバスシステム

Country Status (1)

Country Link
JP (1) JPS6381556A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181252A (ja) * 1988-05-27 1990-07-16 Seiko Epson Corp 情報処理装置
JPH02227766A (ja) * 1989-01-13 1990-09-10 Internatl Business Mach Corp <Ibm> デジタル・コンピユータのデータ転送装置
US6140850A (en) * 1998-03-02 2000-10-31 Fujitsu Limited Serial bus speed-up circuit
KR20000066426A (ko) * 1999-04-16 2000-11-15 김영환 공통버스 구조를 갖는 통신 시스템에서의 버스 중재 제어장치
EP1283626A1 (en) * 2001-08-09 2003-02-12 Hewlett-Packard Company (a Delaware corporation) Enhanced synchronous data transfer system
WO2009044438A1 (ja) * 2007-10-01 2009-04-09 Fujitsu Microelectronics Limited 半導体装置
JP2013118582A (ja) * 2011-12-05 2013-06-13 Denso Corp 通信装置及びクロック同期式通信システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181252A (ja) * 1988-05-27 1990-07-16 Seiko Epson Corp 情報処理装置
JPH02227766A (ja) * 1989-01-13 1990-09-10 Internatl Business Mach Corp <Ibm> デジタル・コンピユータのデータ転送装置
US6140850A (en) * 1998-03-02 2000-10-31 Fujitsu Limited Serial bus speed-up circuit
KR20000066426A (ko) * 1999-04-16 2000-11-15 김영환 공통버스 구조를 갖는 통신 시스템에서의 버스 중재 제어장치
EP1283626A1 (en) * 2001-08-09 2003-02-12 Hewlett-Packard Company (a Delaware corporation) Enhanced synchronous data transfer system
WO2009044438A1 (ja) * 2007-10-01 2009-04-09 Fujitsu Microelectronics Limited 半導体装置
JP2013118582A (ja) * 2011-12-05 2013-06-13 Denso Corp 通信装置及びクロック同期式通信システム

Similar Documents

Publication Publication Date Title
US5708801A (en) Apparatus and method for operating chips synchronously at speeds exceeding the bus speed
EP0579389B1 (en) Source synchronized metastable free bus
EP0991999A4 (en) METHOD AND APPARATUS FOR ARBITRATION OF ACCESS TO A MEMORY SHARED BY NETWORK PORTS OPERATING AT DIFFERENT DATA TRANSMISSION SPEEDS
JPH0619756B2 (ja) 非同期装置間で通信を行なうための効率的なプロトコル
US5564042A (en) Asynchronous clock switching between first and second clocks by extending phase of current clock and switching after a predetermined time and appropriated transitions
KR20030064376A (ko) 클럭이 전송되는 i/o 시스템을 위한 효율적인 클럭 시작및 정지 장치
JPS6381556A (ja) 可変クロツクバスシステム
JPS6280755A (ja) デ−タ伝送制御方式
JPWO2007105376A1 (ja) 集積回路、及び集積回路システム
JPH06266605A (ja) 記憶装置
KR950020197A (ko) 마스타(Master)와 슬레이브 프로세서들(slaves)간의 통신회로
KR100307620B1 (ko) 백플레인버스를시분할방식으로사용하기위한버스용모듈
JP2000353027A (ja) クロック制御方法およびそれを用いた電子回路装置
KR20020084725A (ko) 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러
KR100263670B1 (ko) 직접 기억 장소 접근 컨트롤러
KR100303876B1 (ko) 데이타통신용동기/비동기데이타변환장치
JPS5858667A (ja) メモリ共有方式
JPS63147253A (ja) 装置間データ転送方式
KR100222041B1 (ko) 신호 처리 장치
KR950004509B1 (ko) 장거리 인터페이스 장치의 버스 중계 회로
JP2786091B2 (ja) バスリクエスタ
JPH01204169A (ja) バス転送制御方式
JPS63300348A (ja) マイクロプロセツサシステム
JPH02308356A (ja) 並列処理装置
JPS63237157A (ja) デ−タ処理システム