JPS6379398A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS6379398A JPS6379398A JP61223601A JP22360186A JPS6379398A JP S6379398 A JPS6379398 A JP S6379398A JP 61223601 A JP61223601 A JP 61223601A JP 22360186 A JP22360186 A JP 22360186A JP S6379398 A JPS6379398 A JP S6379398A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- inductances
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 2
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線基板に関し、特に、半導体装置に使
用する多層配線基板に関するものである。
用する多層配線基板に関するものである。
ハイブリット型半導体集積回路装置等に用いられる多層
配線基板は、配線層上に抵抗、コンデンサ、インダクタ
ンス等が印刷されていた。
配線基板は、配線層上に抵抗、コンデンサ、インダクタ
ンス等が印刷されていた。
しかしながら、かかる技術を検討した結果、−平面での
配線が混んでいる場合、抵抗、コンデンサ、インダクタ
ンス等の位置、数が制約されるという問題点を見い出し
た。
配線が混んでいる場合、抵抗、コンデンサ、インダクタ
ンス等の位置、数が制約されるという問題点を見い出し
た。
また、配線層上に抵抗、コンデンサ、インダクタンス等
を作成しなげはならないため、信号線と同一製造工程中
に形成することができないという問題点を見い出した。
を作成しなげはならないため、信号線と同一製造工程中
に形成することができないという問題点を見い出した。
また、ハイブリット型半導体集積回路装置等において、
デコーダ等の出力で不要なものは、抵抗を通してチップ
内？ｌ源電圧Ｖｃｃ（例えば、回路の動作電圧５ボルト
）又チップ内基準電圧Ｖｓｓ（例えば、回路接＠１位Ｏ
ボルト）に接続することが望まれる。この抵抗を外部に
取り付けた場合、配線の引き回しが大変であるという問
題点を見い出した。
デコーダ等の出力で不要なものは、抵抗を通してチップ
内？ｌ源電圧Ｖｃｃ（例えば、回路の動作電圧５ボルト
）又チップ内基準電圧Ｖｓｓ（例えば、回路接＠１位Ｏ
ボルト）に接続することが望まれる。この抵抗を外部に
取り付けた場合、配線の引き回しが大変であるという問
題点を見い出した。
本発明の目的は、多層配線基板において、抵抗。
コンデンサ、インダクタンス等の位置、数の制約を低減
することができる技術を提供することにある。
することができる技術を提供することにある。
本発明の他の目的は、多層配線基板において、抵抗、コ
ンデンサ、インダクタンス等の作成を信号線と同一工程
中に行うことができる技術を提供することにある。
ンデンサ、インダクタンス等の作成を信号線と同一工程
中に行うことができる技術を提供することにある。
本発明の他の目的は、多層配線基板において、抵抗、コ
ンデンサ、インダクタンス等を含む配線パターンの回路
構成を必要に応じて容易に変更可能な技術を提供するこ
とにある。
ンデンサ、インダクタンス等を含む配線パターンの回路
構成を必要に応じて容易に変更可能な技術を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、配線を設けた基板を複数個重ね合せて多層体
とし、各層の配線間は基板貫通配線によって電気的に接
続してなる多層配線基板であって、前記層間配線を用い
て抵抗、コンデンサ、インダクタンスのうち少なくとも
一つを構成したものである。
とし、各層の配線間は基板貫通配線によって電気的に接
続してなる多層配線基板であって、前記層間配線を用い
て抵抗、コンデンサ、インダクタンスのうち少なくとも
一つを構成したものである。
前記した手段によれば、層間配線のパターンの形状を、
必要な形状に、信号線製造工程中に形成し、その層間配
線を種々組み合せることにより、所定の抵抗、コンデン
サ、インダクタンス等を構成することができるので、多
層配線基板における抵抗、コンデンサ、インダクタンス
等の位置、数の制約を低減することができる。これによ
り、多層配線基板における抵抗、コンデンサ、インダク
タンス等を含む配線パターンの回路構成を必要に応じた
種々の回路に容易に構成することができる。
必要な形状に、信号線製造工程中に形成し、その層間配
線を種々組み合せることにより、所定の抵抗、コンデン
サ、インダクタンス等を構成することができるので、多
層配線基板における抵抗、コンデンサ、インダクタンス
等の位置、数の制約を低減することができる。これによ
り、多層配線基板における抵抗、コンデンサ、インダク
タンス等を含む配線パターンの回路構成を必要に応じた
種々の回路に容易に構成することができる。
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第１図は、本発明の多層配線基板の一実施例の概略構成
を説明するための説明図である。
を説明するための説明図である。
本実施例の多層配線基板は、第１図に示すように、絶縁
基板（例えばセラミック）のグリンシート（焼結してい
ない基板）１上に抵抗パターン４Ａ、４Ｂ、コンデンサ
・パターン５Ａ、５Ｂ、インダクタンス・パターン６、
通常の配線パターン及び貫通配線３を形成する。この配
線を施されたグリンシート１を複数個重ね合せてプレス
した後、焼結して多層配線基板が製造される。なお、最
」−段のグリンシート１には、端子２が設けられている
。
基板（例えばセラミック）のグリンシート（焼結してい
ない基板）１上に抵抗パターン４Ａ、４Ｂ、コンデンサ
・パターン５Ａ、５Ｂ、インダクタンス・パターン６、
通常の配線パターン及び貫通配線３を形成する。この配
線を施されたグリンシート１を複数個重ね合せてプレス
した後、焼結して多層配線基板が製造される。なお、最
」−段のグリンシート１には、端子２が設けられている
。
そして、小さい抵抗を作成する場合は、例えば第２図に
示すような千鳥状の抵抗パターン４を一つの層であるグ
リンシート１に設け、大きい抵抗を作成する場合には、
第３図に示すような千鳥状の抵抗パターン４Ａを一つの
層であるグリンシート１に設け、千鳥状の抵抗パターン
４Ｂを次の層のグリンシート１に設けて、これらの抵抗
パターン４Ａと４Ｂを貫通配線３で電気的に接続する。
示すような千鳥状の抵抗パターン４を一つの層であるグ
リンシート１に設け、大きい抵抗を作成する場合には、
第３図に示すような千鳥状の抵抗パターン４Ａを一つの
層であるグリンシート１に設け、千鳥状の抵抗パターン
４Ｂを次の層のグリンシート１に設けて、これらの抵抗
パターン４Ａと４Ｂを貫通配線３で電気的に接続する。
次に、コンデンサを形成する場合は、第４図（Ａ）又は
（Ｂ）に示すような千鳥状又は平板状のコンデンサ・パ
ターン５Ａを一つの層であるグリンシート１に設け、千
鳥状又は平板状゛のコンデンサ・パターン５Ｂを次のグ
リンシート１に設けてそれぞれから端子２を取り出して
コンデンサを構成する。
（Ｂ）に示すような千鳥状又は平板状のコンデンサ・パ
ターン５Ａを一つの層であるグリンシート１に設け、千
鳥状又は平板状゛のコンデンサ・パターン５Ｂを次のグ
リンシート１に設けてそれぞれから端子２を取り出して
コンデンサを構成する。
また、インダクタンス（コイル）を作成する場合は、例
えば第５図に示すようなうず巻状のインダクタンス・パ
ターン６を一つの層であるグリンシート１に設けて構成
する。
えば第５図に示すようなうず巻状のインダクタンス・パ
ターン６を一つの層であるグリンシート１に設けて構成
する。
このようにして層間配線のパターンの形状を、必要な形
状に、信号線をグリンシート１上に形成する工程中に形
成し、その層間配線を種々組み合せることにより、所定
の抵抗、コンデンサ、インダクタンス等を含む回路配線
を構成することができるので、多層配線基板における抵
抗、コンデンサ、インダクタンス等の位置、数の制約を
低減することができる。これにより、多層配線基板にお
ける抵抗、コンデンサ、インダクタンス等を含む配線パ
ターンの回路構成を必要に応じた種々の回路に容易に構
成することができる。
状に、信号線をグリンシート１上に形成する工程中に形
成し、その層間配線を種々組み合せることにより、所定
の抵抗、コンデンサ、インダクタンス等を含む回路配線
を構成することができるので、多層配線基板における抵
抗、コンデンサ、インダクタンス等の位置、数の制約を
低減することができる。これにより、多層配線基板にお
ける抵抗、コンデンサ、インダクタンス等を含む配線パ
ターンの回路構成を必要に応じた種々の回路に容易に構
成することができる。
また、層間配線のパターンの形状を、信号線と同一製造
工程中に構成することができるので、従来の同一平面上
に抵抗、コンデンサ、インダクタンス等を形成する工程
を省略することができる。
工程中に構成することができるので、従来の同一平面上
に抵抗、コンデンサ、インダクタンス等を形成する工程
を省略することができる。
これにより、製造コストを低減することができる。
また、デバイス外部での配線が少なくなるので、半導体
装置又は半導体チップの実装密度を向上することができ
るゆ 以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
装置又は半導体チップの実装密度を向上することができ
るゆ 以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、前記抵抗、コンデンサ、インダクタンス等のパ
ターンはそれぞれの機能を果すものであればどのような
形状のものであってもよい。
ターンはそれぞれの機能を果すものであればどのような
形状のものであってもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
層間配線のパターンの形状を、必要な形状に、信号線製
造工程中に形成し、その層間配線を種々組み合せること
により、所定の抵抗、コンデンサ。
造工程中に形成し、その層間配線を種々組み合せること
により、所定の抵抗、コンデンサ。
インダクタンス等を構成することができるので、多層配
線基板における抵抗、コンデンサ、インダクタンス等の
位置、数の制約を低減することができる。これにより、
多層配線基板における抵抗。
線基板における抵抗、コンデンサ、インダクタンス等の
位置、数の制約を低減することができる。これにより、
多層配線基板における抵抗。
コンデンサ、インダクタンス等を含む配線パターンの回
路構成を必要に応じた種々の回路に容易に構成すること
ができる。
路構成を必要に応じた種々の回路に容易に構成すること
ができる。
また、層間配線のパターンの形状を、信号線と同一製造
工程中に構成することができるので、従来の同一平面上
に抵抗、コンデンサ、インダクタンス等を形成する工程
を省略することができる。
工程中に構成することができるので、従来の同一平面上
に抵抗、コンデンサ、インダクタンス等を形成する工程
を省略することができる。
これにより、製造コストを低減することができる。
また、デバイス外部での配線が少なくなるので、実装密
度を向上することができる。
度を向上することができる。
第１図は、本発明の多層配線基板の一実施例の概略構成
を説明するための説明図、 第２図及び第３図は、本発明の多層配線基板のパターン
の一実施例を示す図、 第５図は、本発明の多層配線基板のインダクタンス・パ
ターンの一実施例を示す図である。 図中、１・・・グリンシート、２・・・端子、３・・・
貫通配線、４．４Ａ、４Ｂ・・・抵抗パターン、５Ａ、
５Ｂ・・・コンデンサ・パターン、６・・インダクタン
ス・パターンである。 代理人 弁理士 小川筋力１−１ 第 １ 図 第 ２ 図 第３ｖＡ
を説明するための説明図、 第２図及び第３図は、本発明の多層配線基板のパターン
の一実施例を示す図、 第５図は、本発明の多層配線基板のインダクタンス・パ
ターンの一実施例を示す図である。 図中、１・・・グリンシート、２・・・端子、３・・・
貫通配線、４．４Ａ、４Ｂ・・・抵抗パターン、５Ａ、
５Ｂ・・・コンデンサ・パターン、６・・インダクタン
ス・パターンである。 代理人 弁理士 小川筋力１−１ 第 １ 図 第 ２ 図 第３ｖＡ
Claims (1)
- 【特許請求の範囲】 １、配線を設けた基板を複数個重ね合せて多層体とし、
各層の配線間は基板貫通配線によって電気的に接続して
なる多層配線基板であって、前記層間配線を用いて抵抗
、コンデンサ、インダクタンスのうち少なくとも一つを
構成したことを特徴とする多層配線基板。 ２、前記基板は、セラミックからなっていることを特徴
とする特許請求の範囲第１項に記載の多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223601A JPS6379398A (ja) | 1986-09-24 | 1986-09-24 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223601A JPS6379398A (ja) | 1986-09-24 | 1986-09-24 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379398A true JPS6379398A (ja) | 1988-04-09 |
Family
ID=16800737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223601A Pending JPS6379398A (ja) | 1986-09-24 | 1986-09-24 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379398A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237008A (ja) * | 1989-03-09 | 1990-09-19 | Murata Mfg Co Ltd | 電子部品 |
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
-
1986
- 1986-09-24 JP JP61223601A patent/JPS6379398A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02237008A (ja) * | 1989-03-09 | 1990-09-19 | Murata Mfg Co Ltd | 電子部品 |
| JPH0654749B2 (ja) * | 1989-03-09 | 1994-07-20 | 株式会社村田製作所 | 電子部品 |
| JPH02249294A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Mining & Cement Co Ltd | Ｌｃ内蔵形セラミックス基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2657953B2 (ja) | 多層キャパシタ及び前記キャパシタを含む電子部品構造体 | |
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JPS59229915A (ja) | 厚膜遅延線路とその製造方法 | |
| JPH07272932A (ja) | プリントインダクタ | |
| US4193082A (en) | Multi-layer dielectric structure | |
| US6916996B2 (en) | Symmetric electrical connection system | |
| US7875808B2 (en) | Embedded capacitor device having a common coupling area | |
| JPH05102648A (ja) | プリント基板 | |
| JPS6379398A (ja) | 多層配線基板 | |
| JP2005167468A (ja) | 電子装置および半導体装置 | |
| US20050184393A1 (en) | Multilayer wiring board | |
| US6404662B1 (en) | Rambus stakpak | |
| US7502218B2 (en) | Multi-terminal capacitor | |
| JPH04340795A (ja) | プリント配線板 | |
| JP3530663B2 (ja) | プリントインダクタ | |
| JP2002368185A5 (ja) | ||
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| JPH0621347A (ja) | 半導体装置 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JP2697345B2 (ja) | 混成集積回路 | |
| JP2604203Y2 (ja) | セラミックコンデンサ | |
| JPS6360593A (ja) | 混成集積回路装置 | |
| JPH06275464A (ja) | Ｃｒフィルタアレー | |
| JP2002100732A (ja) | 容量素子形成方法 | |
| JPH0652170U (ja) | セラミックス多層回路基板 |