JPS6379133A - プログラムの不正使用防止方式 - Google Patents
プログラムの不正使用防止方式Info
- Publication number
- JPS6379133A JPS6379133A JP61223510A JP22351086A JPS6379133A JP S6379133 A JPS6379133 A JP S6379133A JP 61223510 A JP61223510 A JP 61223510A JP 22351086 A JP22351086 A JP 22351086A JP S6379133 A JPS6379133 A JP S6379133A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- switch
- storage device
- processor
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は外部記憶装置のアクセス方式に係り。
特にプログラムの不正使用防止方式に関する。
従来、プログラムを変換する方法としては、ＤＥ Ｓ
（Ｄａｔａ Ｅｎｃｒｉｐｔｉｏｎ ５ｔａｎｄａｒｄ
）方式が一般に広く使用されているが、この方式は機密
保持を目的としているため、その方式も複雑であり、実
施にあたっては高価であるため実用には不適切であった
。
（Ｄａｔａ Ｅｎｃｒｉｐｔｉｏｎ ５ｔａｎｄａｒｄ
）方式が一般に広く使用されているが、この方式は機密
保持を目的としているため、その方式も複雑であり、実
施にあたっては高価であるため実用には不適切であった
。
なお、この種の装置として関連するものとして、例えば
特開昭５１−１０８７０２号がある。
特開昭５１−１０８７０２号がある。
本発明は、前記の装置の複雑、高価化の不適切な点を除
去し、外部記憶装置の媒体に記憶されたプログラムをハ
ードコピーされても、他の装置で使用できないという効
果を有するプログラムの不正使用防止方式を安価に提供
することにある。
去し、外部記憶装置の媒体に記憶されたプログラムをハ
ードコピーされても、他の装置で使用できないという効
果を有するプログラムの不正使用防止方式を安価に提供
することにある。
上記目的は、データの配列を装置固有の番号をキーとし
てデータを表現する要素の配列のみを変換し、各要素の
配列による特異性について新たな要素を生み出さぬこと
により、達成される。
てデータを表現する要素の配列のみを変換し、各要素の
配列による特異性について新たな要素を生み出さぬこと
により、達成される。
本制御方式によれば、媒体に記憶されたプログラムをハ
ードコピーされても、他の装置で使用できないという効
果を有し、プログラムの不正防止を未然に防止すること
ができる。
ードコピーされても、他の装置で使用できないという効
果を有し、プログラムの不正防止を未然に防止すること
ができる。
以下、本発明の一実施例を図面を用いて説明する。
第１図は、処理装置のブロック図である。
処理装置１は、外部記憶装置４、外部記憶装置制御部３
、および中央処理制御部２を有し、中央処理制御部２か
らの外部記憶装置４に対する同時書込み、読出しを行う
ための複数データ線７は外部記憶装置制御部３内の情報
配列変換制御部５および、データ線制御部６を介して外
部記憶装置４に接続されている。
、および中央処理制御部２を有し、中央処理制御部２か
らの外部記憶装置４に対する同時書込み、読出しを行う
ための複数データ線７は外部記憶装置制御部３内の情報
配列変換制御部５および、データ線制御部６を介して外
部記憶装置４に接続されている。
第２図は、情報配列変換制御部５内の一回路例を示すブ
ロック図である。
ロック図である。
ここでは、外部記憶装置４のデータ線は、２゜〜２７の
８ビツトで構成され、かつ情報配列変換制御部は、デー
タ線の２°と２７．２’と２ｇ、２２と２’、２’と２
４とをそれぞれ互いに入換える制御を行う例を示す。
８ビツトで構成され、かつ情報配列変換制御部は、デー
タ線の２°と２７．２’と２ｇ、２２と２’、２’と２
４とをそれぞれ互いに入換える制御を行う例を示す。
情報配列変換装置の変換回路は、処理装置１の持つ固有
番号を示すスイッチを有し、このスイッチの設定により
データ線の２°と２７とを入換えるか否かの制御を行う
回路を構成している。ここではスイッチＯＮで入換える
制御を行う。
番号を示すスイッチを有し、このスイッチの設定により
データ線の２°と２７とを入換えるか否かの制御を行う
回路を構成している。ここではスイッチＯＮで入換える
制御を行う。
以下同様に変換回路１２，１３．１４は、それぞれデー
タ線の２１と２６，２２と２ｓ、２：ｌと２４とを入換
える制御を行う回路を構成している。
タ線の２１と２６，２２と２ｓ、２：ｌと２４とを入換
える制御を行う回路を構成している。
次に外部記憶装置４のアクセス時の動作を説明する。
中央処理制御部２からの外部記憶装置４に対するデータ
は、情報配列変換制御部５内で処理装置の固有番号を示
すスイッチの設定により、データ線７の２°と２’、２
１と２’、２２と２’、２’と２４とをそれぞれ互いに
入換えるか否かの制御が行われ、配列変換されたのちデ
ータ線制御６を介して外部記憶装置４をアクセスしプロ
グラムを読出し。
は、情報配列変換制御部５内で処理装置の固有番号を示
すスイッチの設定により、データ線７の２°と２’、２
１と２’、２２と２’、２’と２４とをそれぞれ互いに
入換えるか否かの制御が行われ、配列変換されたのちデ
ータ線制御６を介して外部記憶装置４をアクセスしプロ
グラムを読出し。
書込み制御が行われる。
上記では、データ線が２°〜２７の８本の場合を示し、
２°と２’、２１と２’、２”と２’、２’と２４のデ
ータ配列変換の例を示したが、データ線が２°〜２４−
１のｎ本の場合にも同様に拡張することができ、また、
固有番号を示すスイッチを配列変換回路毎に設はスイッ
チの０Ｎ１０ＦＦ設定を任意にすることにより任；ａの
情報配列変換ができることは明らかである。
２°と２’、２１と２’、２”と２’、２’と２４のデ
ータ配列変換の例を示したが、データ線が２°〜２４−
１のｎ本の場合にも同様に拡張することができ、また、
固有番号を示すスイッチを配列変換回路毎に設はスイッ
チの０Ｎ１０ＦＦ設定を任意にすることにより任；ａの
情報配列変換ができることは明らかである。
本発明によれば、処理装置の固有番号を示すスイッチの
設定により、外部記憶装置をアクセスするデータ線の情
報配列を任意に変換して外部記憶装置をアクセスするた
め、本装置によって書き込まれたプログラムを他の装置
で入力しても、正常に読み出すことができず、比較的安
価にプログラムの不正使用を防止する効果がある。
設定により、外部記憶装置をアクセスするデータ線の情
報配列を任意に変換して外部記憶装置をアクセスするた
め、本装置によって書き込まれたプログラムを他の装置
で入力しても、正常に読み出すことができず、比較的安
価にプログラムの不正使用を防止する効果がある。
第１図は、本発明の一実施例プログラムの不正使用防止
を実現するための処理装置のブロック図、第２図は、本
発明の情報配列変換制御の回路構成図である。 １・・・処理装置、２・・・中央処理装置、３・・・外
部記憶袋に制御部、４・・・外部記憶装置、５・・・情
報配列変換制御部、６・・・データ線制御部、７・・・
データ線、１１〜１４・・・変換回路。
を実現するための処理装置のブロック図、第２図は、本
発明の情報配列変換制御の回路構成図である。 １・・・処理装置、２・・・中央処理装置、３・・・外
部記憶袋に制御部、４・・・外部記憶装置、５・・・情
報配列変換制御部、６・・・データ線制御部、７・・・
データ線、１１〜１４・・・変換回路。
Claims (1)
- １、外部記憶装置と該外部記憶装置に対して読出し、書
込み制御を行う外部記憶装置制御部と、中央処理制御部
とを有する処理装置において、該処理装置の持つ固有番
号をキーとして外部記憶装置のデータ配列を変換する情
報配列変換制御部を設け、該外部記憶装置に対して情報
配列を変換してプログラムの読出し、書込みを行うこと
を特徴とするプログラムの不正使用防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223510A JPS6379133A (ja) | 1986-09-24 | 1986-09-24 | プログラムの不正使用防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223510A JPS6379133A (ja) | 1986-09-24 | 1986-09-24 | プログラムの不正使用防止方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6379133A true JPS6379133A (ja) | 1988-04-09 |
Family
ID=16799273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223510A Pending JPS6379133A (ja) | 1986-09-24 | 1986-09-24 | プログラムの不正使用防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6379133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004303263A (ja) * | 2004-05-12 | 2004-10-28 | Sega Corp | セキュリティシステム |
| US7412607B2 (en) | 2002-06-03 | 2008-08-12 | Sony Computer Entertainment Inc. | Methods and apparatus for customizing a rewritable storage medium |
-
1986
- 1986-09-24 JP JP61223510A patent/JPS6379133A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7412607B2 (en) | 2002-06-03 | 2008-08-12 | Sony Computer Entertainment Inc. | Methods and apparatus for customizing a rewritable storage medium |
| JP2004303263A (ja) * | 2004-05-12 | 2004-10-28 | Sega Corp | セキュリティシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62152050A (ja) | 半導体メモリ | |
| JP2003084751A5 (ja) | ||
| JPS6379133A (ja) | プログラムの不正使用防止方式 | |
| JPH1145212A (ja) | 秘密情報の解読攻撃対抗方法 | |
| JPH0512883A (ja) | シーケンシヤルメモリ | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JP2969896B2 (ja) | Ｒａｍのデータ書き込み制御方法 | |
| JPH0447589A (ja) | 半導体メモリ | |
| JPH04267698A (ja) | 大規模通話路、並びに制御メモリ各々へのアクセス方法と通話路メモリ各々への読出アクセス方法 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JP2906449B2 (ja) | ビットマップディスプレイ制御装置 | |
| KR100291938B1 (ko) | 동일구조 종속장치의 고속 초기화회로 | |
| JP2970711B2 (ja) | タイムスロット入れ替え回路方式 | |
| SU1633413A1 (ru) | Устройство дл управлени обменом ЭВМ с периферийными устройствами | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| JPS62217346A (ja) | プログラムの不正使用防止方式 | |
| JPS6398048A (ja) | 半導体記憶装置 | |
| JPH0828116B2 (ja) | 半導体記憶装置 | |
| JPS6273485A (ja) | メモリ回路 | |
| JPH06337847A (ja) | マルチプロセッサ装置 | |
| JPS63142446A (ja) | アドレス生成方式 | |
| JPH06348589A (ja) | メモリ制御装置 | |
| JPH04256081A (ja) | Ｐｒｏｍ内蔵マイクロコンピュータ |