JPS637200A - 駆動素子のオ−バ−ドライブ制御方式 - Google Patents
駆動素子のオ−バ−ドライブ制御方式Info
- Publication number
- JPS637200A JPS637200A JP14976286A JP14976286A JPS637200A JP S637200 A JPS637200 A JP S637200A JP 14976286 A JP14976286 A JP 14976286A JP 14976286 A JP14976286 A JP 14976286A JP S637200 A JPS637200 A JP S637200A
- Authority
- JP
- Japan
- Prior art keywords
- overdrive
- drive
- timer
- drive element
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、パルスモータ及びソレノイドのような機械的
動作をする素子（以下、駆動素子という）の同時動作が
ない装置における駆動素子の制御方法に関し、特にオー
バードライブ制御方法に関するものである。
動作をする素子（以下、駆動素子という）の同時動作が
ない装置における駆動素子の制御方法に関し、特にオー
バードライブ制御方法に関するものである。
（従来の技術）
従来から、上記のような駆動素子の制御においては、オ
ーバードライブ制御が行われている。このオーバードラ
イブ制御とは、次のような■制御である。
ーバードライブ制御が行われている。このオーバードラ
イブ制御とは、次のような■制御である。
パルスモータやソレノイドのような駆動素子は、静止状
態から動作をしようとする際に大きな駆動トルクを必要
とする。ところが−数的に駆動素子の定格使用条件では
、このような駆動トルクは得られないことが多く、この
ままでは安定した動作ができない。そこで静止状態から
動作する際、必要とされるような大きな駆動トルクを得
ようとする場合に用いるのがオーバードライブ制御であ
る。このオーバードライブ制御は、駆動素子が制止状態
から動作状態に移行し、小さい駆動トルクでも安定な動
作ができるまでの間（以下オーバードライブ時間という
）、駆動素子に定格以上の電流を流して、必要とする駆
動トルクを得ようとするものである。また、オーバード
ライブ後、駆動素子が小さい駆動トルクで安定した動作
を行なうことができる状態では、通常の駆動制御（以下
、ロードライブ制御という）を行なう。
態から動作をしようとする際に大きな駆動トルクを必要
とする。ところが−数的に駆動素子の定格使用条件では
、このような駆動トルクは得られないことが多く、この
ままでは安定した動作ができない。そこで静止状態から
動作する際、必要とされるような大きな駆動トルクを得
ようとする場合に用いるのがオーバードライブ制御であ
る。このオーバードライブ制御は、駆動素子が制止状態
から動作状態に移行し、小さい駆動トルクでも安定な動
作ができるまでの間（以下オーバードライブ時間という
）、駆動素子に定格以上の電流を流して、必要とする駆
動トルクを得ようとするものである。また、オーバード
ライブ後、駆動素子が小さい駆動トルクで安定した動作
を行なうことができる状態では、通常の駆動制御（以下
、ロードライブ制御という）を行なう。
第２図は、従来のオーバードライブ制御を行なうための
一構成例を示すブロック図である。この構成は、プログ
ラムでオーバードライブ時間を管 □理する。同図にお
いて、各ブロックを制御するマイクロコンピュータ１に
は、駆動信号であるロードライブ信号及びオーバードラ
イブ信号を出力するための信号出力装置３と、駆動素子
５の専用タイマであるプログラマブルタイマ２と、駆動
素子８の専用タイマであるプログラマブルタイマ１２と
、駆動素子１１の専用タイマであるプログラマブルタイ
マ１３とが接続される。信号出力装置３から出されるロ
ードライブ信号Ｓ２、Ｓ４及びＳ６、並びにオーバード
ライブ信号Ｓ１、Ｓ３及びＳ５はそれぞハ駆動素子５を
駆動する駆動回路４、駆動素子８を駆動する駆動回路７
、及び駆動素子１１を駆動する駆動回路ｌＯに供給され
る。プログラマブルタイマ２．１２及び１３にはそれぞ
れカウント用クロックとして外部より人力されるカウン
ト用クロック信号５１０、Ｓｌｌ及びＳ１２、並びにオ
ーバードライブ時間のカウント終了をマイクロコンピュ
ータ１に知らせるカウント終了信号Ｓ７、ｓ８及びＳ９
が供給される。
一構成例を示すブロック図である。この構成は、プログ
ラムでオーバードライブ時間を管 □理する。同図にお
いて、各ブロックを制御するマイクロコンピュータ１に
は、駆動信号であるロードライブ信号及びオーバードラ
イブ信号を出力するための信号出力装置３と、駆動素子
５の専用タイマであるプログラマブルタイマ２と、駆動
素子８の専用タイマであるプログラマブルタイマ１２と
、駆動素子１１の専用タイマであるプログラマブルタイ
マ１３とが接続される。信号出力装置３から出されるロ
ードライブ信号Ｓ２、Ｓ４及びＳ６、並びにオーバード
ライブ信号Ｓ１、Ｓ３及びＳ５はそれぞハ駆動素子５を
駆動する駆動回路４、駆動素子８を駆動する駆動回路７
、及び駆動素子１１を駆動する駆動回路ｌＯに供給され
る。プログラマブルタイマ２．１２及び１３にはそれぞ
れカウント用クロックとして外部より人力されるカウン
ト用クロック信号５１０、Ｓｌｌ及びＳ１２、並びにオ
ーバードライブ時間のカウント終了をマイクロコンピュ
ータ１に知らせるカウント終了信号Ｓ７、ｓ８及びＳ９
が供給される。
次に、この構成のオーバードライブ動作について説明す
る。先ず、マイクロコンピュータ１は、これから駆動さ
せようとする駆動素子５の駆動回路４に信号出力装置３
を介してオーバードライブ信号Ｓ１及びロードライブ信
号Ｓ２を出力し、駆動素子５をオーバードライブ状態に
する。次にマイクロコンピュタ１は、駆動素子５のオー
バードライブ時間を駆動素子５の専用タイマ２にセット
する。専用タイマ２は、外部より入力されたクロック信
号ＳＩＯに同期して、前記セットされたオーバートラン
プ時間に応じたカウントを行ない、カウントが終了した
時点でマイクロコンピュータ１に対してカウント終了信
号Ｓ７を出力する。マイクロコンピュータ１は、このカ
ウント終了信号Ｓ７を受けた時点で信号出力装置３を介
して駆動素子５の駆動回路４に対し、オーバードライブ
信号Ｓ１の出力を中止し、−連のオーバードライブ制御
動作を終了する。従ってこれ以後は、ロードライブ状態
となる。プログラマブルタイマ１２及び１３、駆動素子
８及び１１、並びに駆動回路７及びｌＯについても同様
の動作を行なう。
る。先ず、マイクロコンピュータ１は、これから駆動さ
せようとする駆動素子５の駆動回路４に信号出力装置３
を介してオーバードライブ信号Ｓ１及びロードライブ信
号Ｓ２を出力し、駆動素子５をオーバードライブ状態に
する。次にマイクロコンピュタ１は、駆動素子５のオー
バードライブ時間を駆動素子５の専用タイマ２にセット
する。専用タイマ２は、外部より入力されたクロック信
号ＳＩＯに同期して、前記セットされたオーバートラン
プ時間に応じたカウントを行ない、カウントが終了した
時点でマイクロコンピュータ１に対してカウント終了信
号Ｓ７を出力する。マイクロコンピュータ１は、このカ
ウント終了信号Ｓ７を受けた時点で信号出力装置３を介
して駆動素子５の駆動回路４に対し、オーバードライブ
信号Ｓ１の出力を中止し、−連のオーバードライブ制御
動作を終了する。従ってこれ以後は、ロードライブ状態
となる。プログラマブルタイマ１２及び１３、駆動素子
８及び１１、並びに駆動回路７及びｌＯについても同様
の動作を行なう。
第３図は、ハードウェアでオーバードライブ時間を作成
する従来の別の構成例のブロック図である。同図におい
て、駆動素子を制御するマイクロコンピュータ１は、信
号出力装置３と接続されている。信号出力装置３から出
力されるロードライブ信号Ｓ２、Ｓ４及びＳ６はそれぞ
れ駆動素子５．８及び１１を駆動する駆動回路４．７及
び１０、並びに各駆動素子専用のタイマ６．１４及び１
５に入力される。これらのタイマからそれぞれ出力され
るオーバードライブ信号Ｓ１、Ｓ３及びＳ５は前記駆動
回路４．７及び１０に供給され、これらの駆動回路４．
７及びＩＯの出力がそれぞれ駆動素子５．８及び１１と
接続される。
する従来の別の構成例のブロック図である。同図におい
て、駆動素子を制御するマイクロコンピュータ１は、信
号出力装置３と接続されている。信号出力装置３から出
力されるロードライブ信号Ｓ２、Ｓ４及びＳ６はそれぞ
れ駆動素子５．８及び１１を駆動する駆動回路４．７及
び１０、並びに各駆動素子専用のタイマ６．１４及び１
５に入力される。これらのタイマからそれぞれ出力され
るオーバードライブ信号Ｓ１、Ｓ３及びＳ５は前記駆動
回路４．７及び１０に供給され、これらの駆動回路４．
７及びＩＯの出力がそれぞれ駆動素子５．８及び１１と
接続される。
次に、この構成のオーバードライブ動作について説明す
る。先ず、マイクロコンピュータ１は、これから駆動さ
せようとする駆動素子５の駆動回路４及びタイマ６に信
号出力装置３を介してロードライブ信号Ｓ２を出力し、
駆動素子５をロードライブ制御状態にする。次にタイマ
６はこの信号をトリガにして、オーバードライブ時間だ
けの長さのオーバードライブ信号を作成し駆動回路４に
出力して、駆動素子５をオーバードライブ状態にする。
る。先ず、マイクロコンピュータ１は、これから駆動さ
せようとする駆動素子５の駆動回路４及びタイマ６に信
号出力装置３を介してロードライブ信号Ｓ２を出力し、
駆動素子５をロードライブ制御状態にする。次にタイマ
６はこの信号をトリガにして、オーバードライブ時間だ
けの長さのオーバードライブ信号を作成し駆動回路４に
出力して、駆動素子５をオーバードライブ状態にする。
また、タイマ１４及び１５、駆動回路７及び１０、並び
に駆動素子８及び１１についても同様の動作を行なう。
に駆動素子８及び１１についても同様の動作を行なう。
（発明が解決しようとする問題点）
しかしながら、上記制御方式はいずれも各駆動素子に対
し専用オーバードライブ用タイマが必要である。従って
各駆動素子の同時動作がない装置では、これら複数のタ
イマのうち１つのタイマが動作している場合、他のタイ
マは動作していないことになる。すなわち、従来の制御
方式はタイマの使用効率が悪く、多くのタイマを使用す
ることから回路が複雑になり、タイマ回路の基板専有面
積も大きくなり、装置外形寸法にも影響し、更には価格
も高くなるという問題点がある。
し専用オーバードライブ用タイマが必要である。従って
各駆動素子の同時動作がない装置では、これら複数のタ
イマのうち１つのタイマが動作している場合、他のタイ
マは動作していないことになる。すなわち、従来の制御
方式はタイマの使用効率が悪く、多くのタイマを使用す
ることから回路が複雑になり、タイマ回路の基板専有面
積も大きくなり、装置外形寸法にも影響し、更には価格
も高くなるという問題点がある。
本発明は、以上述べた駆動素子の同時動作がない装置で
の問題点を除去し、１つのオーバードライブ用タイマで
、使用効率が高く、簡易な構成でオーバードライブ制御
を行なうことができる駆動素子のオーバードライブ制御
方式を提供することを目的とするものである。
の問題点を除去し、１つのオーバードライブ用タイマで
、使用効率が高く、簡易な構成でオーバードライブ制御
を行なうことができる駆動素子のオーバードライブ制御
方式を提供することを目的とするものである。
（問題点を解決するための手段）
本発明は、同時に２つ以上が駆動することのない複数の
駆動素子を制御する装置を対象とする。
駆動素子を制御する装置を対象とする。
本発明は、このような装置にメモリとタイマとを設ける
。メモリは各駆動素子のオーバードライブ時間を規定し
たテーブルを記憶する。タイマはメモリから読み出した
駆動すべき駆動時間のオーバードライブ時間をカウント
する。そして、このタイマがオーバードライブ時間をカ
ウントしている間、当該オーバードライブ時間に対応す
る駆動素子をオーバードライブ制御する。
。メモリは各駆動素子のオーバードライブ時間を規定し
たテーブルを記憶する。タイマはメモリから読み出した
駆動すべき駆動時間のオーバードライブ時間をカウント
する。そして、このタイマがオーバードライブ時間をカ
ウントしている間、当該オーバードライブ時間に対応す
る駆動素子をオーバードライブ制御する。
（作用）
今、１つの駆動素子を制御する場合、この駆動素子のオ
ーバードライブ時間をメモリから読み出し、タイマに供
給する。タイマはこのオーバードライブ時間をカウント
し始める。このとき、駆動素子のオーバードライブ制御
が開始される。タイマがオーバードライブ時間のカウン
トを終了すると、駆動素子のオーバードライブ制御は終
了し、ロードライブ制御に移る。
ーバードライブ時間をメモリから読み出し、タイマに供
給する。タイマはこのオーバードライブ時間をカウント
し始める。このとき、駆動素子のオーバードライブ制御
が開始される。タイマがオーバードライブ時間のカウン
トを終了すると、駆動素子のオーバードライブ制御は終
了し、ロードライブ制御に移る。
（実施例）
以下、本発明の一実施例を説明する。
第１図は本発明の一実施例を示すブロック図である。同
図において、各ブロックを制御するマイクロコンピュー
タ１には、駆動信号であるロードライブ信号及びオーバ
ードライブ信号を出力するための信号出力装置３とオー
バードライブ時間カウント用プログラマブルタイマ２と
、各駆動素子に対するオーバードライブ時間情報を記憶
しているオーバードライブ時間テーブル９とが接続され
ている。プログラマブルタイマ２はカウント用クロック
として外部より入力されるカウント用クロック信号Ｓ１
０を受取り、オーバードライブ時間のカウント終了をマ
イクロコンピュータ１に知らせるカウント終了信号Ｓ７
を出力する。信号出力装置３から出力されるロードライ
ブ信号Ｓ２、Ｓ４及びＳ６、並びにオーバードライブ信
号Ｓ１、Ｓ３及びＳ５はそれぞれ、駆動素子５を駆動す
る駆動回路４、駆動素子８を駆動回路７、及び駆動素子
１１を駆動する駆動回路ｌＯに供給される。駆動回路４
．７及びＩＯの出力はそれぞれ駆動素子５．８、及び１
１に供給され、各駆動素子に駆動電流を流す。なお、オ
ーバードライブ時間テーブル９はメモリに格納されてい
る。
図において、各ブロックを制御するマイクロコンピュー
タ１には、駆動信号であるロードライブ信号及びオーバ
ードライブ信号を出力するための信号出力装置３とオー
バードライブ時間カウント用プログラマブルタイマ２と
、各駆動素子に対するオーバードライブ時間情報を記憶
しているオーバードライブ時間テーブル９とが接続され
ている。プログラマブルタイマ２はカウント用クロック
として外部より入力されるカウント用クロック信号Ｓ１
０を受取り、オーバードライブ時間のカウント終了をマ
イクロコンピュータ１に知らせるカウント終了信号Ｓ７
を出力する。信号出力装置３から出力されるロードライ
ブ信号Ｓ２、Ｓ４及びＳ６、並びにオーバードライブ信
号Ｓ１、Ｓ３及びＳ５はそれぞれ、駆動素子５を駆動す
る駆動回路４、駆動素子８を駆動回路７、及び駆動素子
１１を駆動する駆動回路ｌＯに供給される。駆動回路４
．７及びＩＯの出力はそれぞれ駆動素子５．８、及び１
１に供給され、各駆動素子に駆動電流を流す。なお、オ
ーバードライブ時間テーブル９はメモリに格納されてい
る。
次に、この実施例の動作を説明する。
先ず、マイクロコンピュータ１は、これから駆動させよ
うとする駆動素子５の駆動回路４に信号出力装置３を介
して、オーバードライブ信号３１及びロードライブ信号
Ｓ２を出力し、駆動素子５をオーバードライブ状態にす
る。次にマイクロコンピュータ１は、駆動素子５のオー
バードライブ時間情報を記憶しているオーバードライブ
時間テーブル９より、オーバードライブ時間情報を読み
出して、プログラマブルタイマ２にセットする。
うとする駆動素子５の駆動回路４に信号出力装置３を介
して、オーバードライブ信号３１及びロードライブ信号
Ｓ２を出力し、駆動素子５をオーバードライブ状態にす
る。次にマイクロコンピュータ１は、駆動素子５のオー
バードライブ時間情報を記憶しているオーバードライブ
時間テーブル９より、オーバードライブ時間情報を読み
出して、プログラマブルタイマ２にセットする。
プログラマブルタイマ２は、外部より入力された外部ク
ロック信号Ｓ１０に同期して、このセットされた内容に
応じたカウントを行なう。このカウントの間、駆動素子
はオーバードライブ状態にあり、制止していた状態から
動作状態へ移行する。
ロック信号Ｓ１０に同期して、このセットされた内容に
応じたカウントを行なう。このカウントの間、駆動素子
はオーバードライブ状態にあり、制止していた状態から
動作状態へ移行する。
プログラマブルタイマ２は、セットされた内容に応じた
カウントが終了した時点でマイクロコ、ンとュータ１に
対してカウント終了信号Ｓ７を出力する。マイクロコン
ピュタ１は、このカウント終了信号Ｓ７を受けた時点で
、信号出力装置３を介して駆動素子５の駆動回路４に対
し、オーバードライブ信号Ｓ１の出力を中止する。これ
により、駆動素子５は、オーバードライブ状態からロー
ドライブ状態に移行するとともに、駆動トルクも小さく
なるが、駆動素子５は動作状態にあるのでこのままでも
安定した動作が維持できる。最後に駆動素子５の駆動終
了は、マイクロコンピュータ１から駆動素子５の駆動回
路４に信号出力装置３を介して出力しているロードライ
ブ信号Ｓ２を中止することにより行なう。また、駆動素
子８及び１１についてもオーバードライブ時間テーブル
９よりそれぞれのオーバードライブ時間情報を読み出す
ことにより、同様のオーバードライブ制御を行なうこと
ができる。
カウントが終了した時点でマイクロコ、ンとュータ１に
対してカウント終了信号Ｓ７を出力する。マイクロコン
ピュタ１は、このカウント終了信号Ｓ７を受けた時点で
、信号出力装置３を介して駆動素子５の駆動回路４に対
し、オーバードライブ信号Ｓ１の出力を中止する。これ
により、駆動素子５は、オーバードライブ状態からロー
ドライブ状態に移行するとともに、駆動トルクも小さく
なるが、駆動素子５は動作状態にあるのでこのままでも
安定した動作が維持できる。最後に駆動素子５の駆動終
了は、マイクロコンピュータ１から駆動素子５の駆動回
路４に信号出力装置３を介して出力しているロードライ
ブ信号Ｓ２を中止することにより行なう。また、駆動素
子８及び１１についてもオーバードライブ時間テーブル
９よりそれぞれのオーバードライブ時間情報を読み出す
ことにより、同様のオーバードライブ制御を行なうこと
ができる。
このように第１図に示す実施例において、同時に動作す
ることのない３つの駆動素子５．８及び１１に対応した
オーバードライブ時間情報をオーバードライブ時間テー
ブル９に記憶させておくことにより、１つのオーバード
ライブ用プロブラマブルタイマを用いて効率よくオーバ
ードライブ制御を行なうことができる。
ることのない３つの駆動素子５．８及び１１に対応した
オーバードライブ時間情報をオーバードライブ時間テー
ブル９に記憶させておくことにより、１つのオーバード
ライブ用プロブラマブルタイマを用いて効率よくオーバ
ードライブ制御を行なうことができる。
（発明の効果）
以上説明したように、本発明によれば、パルスモータや
ソレノイドのような駆動素子の同時動作がない装置にお
いて、複数の駆動素子各々のオーバードライブ時間情報
を規定したオーバードライブ時間テーブルを格納するメ
モリ及びオーバードライブ時間をカウントするタイマを
設けたことにより、従来駆動素子１つ１つに対応したタ
イマをもっていたのに比べ、タイマ１つで同じオーバー
ドライブ制御ができる。これにより、タイマの効率的な
利用ができるとともに、回路の簡易化、低価格化及び基
板面積の縮小化が期待できる。
ソレノイドのような駆動素子の同時動作がない装置にお
いて、複数の駆動素子各々のオーバードライブ時間情報
を規定したオーバードライブ時間テーブルを格納するメ
モリ及びオーバードライブ時間をカウントするタイマを
設けたことにより、従来駆動素子１つ１つに対応したタ
イマをもっていたのに比べ、タイマ１つで同じオーバー
ドライブ制御ができる。これにより、タイマの効率的な
利用ができるとともに、回路の簡易化、低価格化及び基
板面積の縮小化が期待できる。
第１図は、本発明の一実施例を示すブロック図、第２図
は従来の構成例を示すブロック図、及び第３図は別の従
来の構成例を示すブロック図である。 １・・・マイクロコンピュータ、 ２・・・プログラマブルタイマ、 ３・−・信号出力装置、 ４．７．１０・−・駆動回路、 ５．８．１１・−駆動素子、 ９・・・オーバードライブ時間テーブル。 不イごＹ耳４−チ黛ヴリ３ポずフ゛ロッグ図第１図 ｔ、ｔＪの −下事ト成イ万゛農言１ずプロ・ソゲ図第
２図
は従来の構成例を示すブロック図、及び第３図は別の従
来の構成例を示すブロック図である。 １・・・マイクロコンピュータ、 ２・・・プログラマブルタイマ、 ３・−・信号出力装置、 ４．７．１０・−・駆動回路、 ５．８．１１・−駆動素子、 ９・・・オーバードライブ時間テーブル。 不イごＹ耳４−チ黛ヴリ３ポずフ゛ロッグ図第１図 ｔ、ｔＪの −下事ト成イ万゛農言１ずプロ・ソゲ図第
２図
Claims (1)
- 【特許請求の範囲】 同時に２つ以上を騒動することなく複数の駆動素子を制
御する装置において、 各駆動素子のオーバードライブ時間を規定したテーブル
を記憶するメモリと、 該メモリから読出した、駆動すべき駆動素子のオーバー
ドライブ時間をカウントするタイマとを備え、 該タイマがオーバードライブ時間をカウントしている間
、当該オーバードライブ時間に対応する駆動素子をオー
バードライブ制御することを特徴とする騒動素子のオー
バードライブ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14976286A JPS637200A (ja) | 1986-06-27 | 1986-06-27 | 駆動素子のオ−バ−ドライブ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14976286A JPS637200A (ja) | 1986-06-27 | 1986-06-27 | 駆動素子のオ−バ−ドライブ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS637200A true JPS637200A (ja) | 1988-01-13 |
Family
ID=15482185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14976286A Pending JPS637200A (ja) | 1986-06-27 | 1986-06-27 | 駆動素子のオ−バ−ドライブ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS637200A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132797A (en) * | 1981-02-10 | 1982-08-17 | Oki Electric Ind Co Ltd | Speed controlling method for pulse motor |
| JPS59198895A (ja) * | 1983-04-22 | 1984-11-10 | Aida Eng Ltd | モ−タの時分割制御回路 |
| JPS6091900A (ja) * | 1983-10-24 | 1985-05-23 | Ricoh Co Ltd | ステツピングモ−タ制御装置 |
| JPS60190197A (ja) * | 1984-03-08 | 1985-09-27 | Nec Corp | パルスモ−タ制御回路 |
-
1986
- 1986-06-27 JP JP14976286A patent/JPS637200A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132797A (en) * | 1981-02-10 | 1982-08-17 | Oki Electric Ind Co Ltd | Speed controlling method for pulse motor |
| JPS59198895A (ja) * | 1983-04-22 | 1984-11-10 | Aida Eng Ltd | モ−タの時分割制御回路 |
| JPS6091900A (ja) * | 1983-10-24 | 1985-05-23 | Ricoh Co Ltd | ステツピングモ−タ制御装置 |
| JPS60190197A (ja) * | 1984-03-08 | 1985-09-27 | Nec Corp | パルスモ−タ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08263012A (ja) | 駆動装置及び表示装置 | |
| US5583410A (en) | Method and apparatus for multiplex control of a plurality of stepper motors | |
| US5696988A (en) | Current/voltage configurable I/O module having two D/A converters serially coupled together such that data stream flows through the first D/A to the second D/A | |
| EP0319292A2 (en) | Display device | |
| EP1361487B1 (en) | Apparatus and method for motor control | |
| JPS637200A (ja) | 駆動素子のオ−バ−ドライブ制御方式 | |
| JPH02118801A (ja) | 順序選択優先の任意／順序選択回路 | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| JP2751170B2 (ja) | インバータ装置の運転制御装置 | |
| SU1201840A1 (ru) | Устройство дл контрол логических узлов | |
| JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
| KR890003238Y1 (ko) | 복수개 서브 콘트롤부의 제어회로 | |
| JPH10290156A (ja) | 多段カウンタの試験回路 | |
| JP2583759B2 (ja) | Ｍ系列符号発生装置 | |
| SU1543529A1 (ru) | Распределитель импульсов дл управлени трехфазным шаговым двигателем | |
| KR930008038B1 (ko) | 메모리 제어회로 | |
| SU1032425A1 (ru) | Многоканальный регул тор | |
| JPH0676592A (ja) | イネーブル回路 | |
| JPH0265696A (ja) | パルスモータの制御回路 | |
| JPS61245225A (ja) | ダイナミツク及びスタテイツク信号混在出力装置 | |
| JPH09152849A (ja) | 表示体駆動ｉｃ | |
| JPS63208905A (ja) | シ−ケンス発生回路 | |
| JPS60132205A (ja) | プログラマブルコントロ−ラ | |
| JPH05129936A (ja) | プログラマブルカウンタ | |
| JPH02114416A (ja) | 保持形リレーの消費電流抑圧方式 |