JPS60132205A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS60132205A JPS60132205A JP58240231A JP24023183A JPS60132205A JP S60132205 A JPS60132205 A JP S60132205A JP 58240231 A JP58240231 A JP 58240231A JP 24023183 A JP24023183 A JP 24023183A JP S60132205 A JPS60132205 A JP S60132205A
- Authority
- JP
- Japan
- Prior art keywords
- input
- port
- section
- programmable
- internal information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14089—Display of control states on cards, by leds
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は制御部の入力回路専用ポートに、プログラマブ
ルＩ１０ボートを用い、時分割方式によって、どのポー
トを入力回路だけでなく内部情報のモニタ用ポートとし
ても使用可能とし、Ｉ１０ボートを有効に活用できるプ
ログラマブルコントローラに関するものである。
ルＩ１０ボートを用い、時分割方式によって、どのポー
トを入力回路だけでなく内部情報のモニタ用ポートとし
ても使用可能とし、Ｉ１０ボートを有効に活用できるプ
ログラマブルコントローラに関するものである。
従来例の構成とその問題点
従来のプログラマブルコントローラは入力機器からの信
号を受け入れる入力ポートと内部情報等の状態表示をす
る出力ポートとは別々に存在し、それぞれ点数分のポー
トを必要とした。
号を受け入れる入力ポートと内部情報等の状態表示をす
る出力ポートとは別々に存在し、それぞれ点数分のポー
トを必要とした。
発明の目的
そこで本発明は、内部情報等を状態表示するモニタ専用
のポートを有しなくても、プログラマブルＩ１０ポート
を用いることにより、そのポートを時分割により入出力
兼用とし、モニタ用として状態表示することを特徴と１
７だプログラマブルコントローラを揚供するものである
。
のポートを有しなくても、プログラマブルＩ１０ポート
を用いることにより、そのポートを時分割により入出力
兼用とし、モニタ用として状態表示することを特徴と１
７だプログラマブルコントローラを揚供するものである
。
発明の構成
本発明は制御部の入力ポートにプログラマブルＩ１０ボ
ートを用い、時分割にこのポートを利用することにより
、入力機器からの信号の受け入れおよび内部情報等の状
態表示の両用に使用できるように構成したプログラマブ
ルコントローラテする。
ートを用い、時分割にこのポートを利用することにより
、入力機器からの信号の受け入れおよび内部情報等の状
態表示の両用に使用できるように構成したプログラマブ
ルコントローラテする。
実施例の説明
第１図は本発明の一実施例を示すブロック図である。１
は外部に接続された入力機器の状態を入力する入力部で
、２は入力機器の状態や内部情報に対して論理演算を行
う制御部で、３は制御部２に指令を送る操作部で、４は
制御部２で処理された演算結果や入出力状態等を表示す
る表示部で、６は制御部２で処理された結果を外部に接
続された出力機器に出力する出力部で、６は制御部２が
必要なデータを格納しておく記憶部である。
は外部に接続された入力機器の状態を入力する入力部で
、２は入力機器の状態や内部情報に対して論理演算を行
う制御部で、３は制御部２に指令を送る操作部で、４は
制御部２で処理された演算結果や入出力状態等を表示す
る表示部で、６は制御部２で処理された結果を外部に接
続された出力機器に出力する出力部で、６は制御部２が
必要なデータを格納しておく記憶部である。
第２図は入力部１と制御部２の一部と表示部４の構成を
示すブロック図で、７は入力部で、８は１１ｉｌ制御部
２の一部で入力部および表示部をコントロールスルプロ
グラマブルＩ１０ポートである。９は制御部２の一部で
プログラマブルＩ１０ボート８およびすべてを集中管理
するＣＰＵで、１○は特にシーケンス制御を実行してい
る間の内部情報の状態を表示する表示部である。
示すブロック図で、７は入力部で、８は１１ｉｌ制御部
２の一部で入力部および表示部をコントロールスルプロ
グラマブルＩ１０ポートである。９は制御部２の一部で
プログラマブルＩ１０ボート８およびすべてを集中管理
するＣＰＵで、１○は特にシーケンス制御を実行してい
る間の内部情報の状態を表示する表示部である。
第３図は要部のフローチャートである。シーケンスプロ
グラム実行開始直後、ステップ１１で入力機器の状態を
表わす入力信号を読み込む。次に、ステップ１２で内部
情報の状態を表わす出力信号を読み出し、表示部１ｏに
表示させる。以下このステップ１１とステップ１２の動
作を繰り返し行い、入力信号の読み込みと内部情報の状
態表示を続ける。
グラム実行開始直後、ステップ１１で入力機器の状態を
表わす入力信号を読み込む。次に、ステップ１２で内部
情報の状態を表わす出力信号を読み出し、表示部１ｏに
表示させる。以下このステップ１１とステップ１２の動
作を繰り返し行い、入力信号の読み込みと内部情報の状
態表示を続ける。
第４図はプログラマブルＩ１０ポート８を時分割に使用
するタイミングチャートであり、１３はプログラマブル
Ｉ１０ポート８の使用方向で、１４は読み込む入力情報
の状態で、１５はモニタする下Ｉ１０ポートと略す）を
入力ポートとして入力信号を読み込む。次にＩ／○ボー
ト８を出力ポートに切替えモニタする内部情報を読み出
す。この過程が１サイクルで繰り返し実行される。この
ように、内部情報の状態表示は、その状態にかかわらず
、入力信号読み込み時には、ＯＦＦ状態表示となるが、
入力信号を読み込む時間は、１サイクル実行時間に比べ
てきわめて短いため、実用上さモニタ専用の出力ポート
を有しなくても入力点数分の内部情報等の状態表示が行
えるのでポート数が削減できる。このためコストダウン
および小型化が図れ、その効果は犬なるものである。
するタイミングチャートであり、１３はプログラマブル
Ｉ１０ポート８の使用方向で、１４は読み込む入力情報
の状態で、１５はモニタする下Ｉ１０ポートと略す）を
入力ポートとして入力信号を読み込む。次にＩ／○ボー
ト８を出力ポートに切替えモニタする内部情報を読み出
す。この過程が１サイクルで繰り返し実行される。この
ように、内部情報の状態表示は、その状態にかかわらず
、入力信号読み込み時には、ＯＦＦ状態表示となるが、
入力信号を読み込む時間は、１サイクル実行時間に比べ
てきわめて短いため、実用上さモニタ専用の出力ポート
を有しなくても入力点数分の内部情報等の状態表示が行
えるのでポート数が削減できる。このためコストダウン
および小型化が図れ、その効果は犬なるものである。
第１図は本発明の一実施例のブロック図、第２図は同要
部のブロック図、第３図は同要部のフローチャート、第
４図は同要部のタイミングチャートである。 １．７・・・入力部、２・・・・・・制御部、３・・・
・・操作部、４，１Ｏ・・・・表示部、５・・・・・出
力部、６・・・・記憶部、８・・・・・・プログラマブ
ルＩ１０ポート、９・・・・・・ＣＰＵ０
部のブロック図、第３図は同要部のフローチャート、第
４図は同要部のタイミングチャートである。 １．７・・・入力部、２・・・・・・制御部、３・・・
・・操作部、４，１Ｏ・・・・表示部、５・・・・・出
力部、６・・・・記憶部、８・・・・・・プログラマブ
ルＩ１０ポート、９・・・・・・ＣＰＵ０
Claims (1)
- 入力機器の状態を入力する入力部と、入力状態や内部情
報に対して論理演算を行う制御部と、制御部で処理され
た結果を出力機器に出力する出力部と、入力情報や処理
結果等を格納しておく記憶部と、前記記憶部に各種指令
を送る操作部と、前記操作部で指示された各種指令や前
記制御部で処理された結果等を表示する表示部とからな
り、前記制御部の入力回路用ポートにプログラマブルＩ
／○ポートを用い、時分割方式をとることにより、との
ポートを入力回路用、モニタ用の両用ポー１・とじて使
用する構成としたプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240231A JPS60132205A (ja) | 1983-12-20 | 1983-12-20 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58240231A JPS60132205A (ja) | 1983-12-20 | 1983-12-20 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132205A true JPS60132205A (ja) | 1985-07-15 |
Family
ID=17056396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58240231A Pending JPS60132205A (ja) | 1983-12-20 | 1983-12-20 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999992A (en) * | 1993-12-17 | 1999-12-07 | International Business Machines | System and method for controlling the direction of data flow between computing elements |
-
1983
- 1983-12-20 JP JP58240231A patent/JPS60132205A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999992A (en) * | 1993-12-17 | 1999-12-07 | International Business Machines | System and method for controlling the direction of data flow between computing elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60132205A (ja) | プログラマブルコントロ−ラ | |
| JPH11272627A (ja) | パイプライン型マルチプロセッサシステム | |
| JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JP3449189B2 (ja) | プログラマブルコントローラ | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPS648381B2 (ja) | ||
| JPH0573260A (ja) | アクセス切替方法 | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
| JPH0227692B2 (ja) | ||
| JPH01292413A (ja) | 情報処理装置 | |
| JPH046482A (ja) | 半導体装置 | |
| JPH03201043A (ja) | 制御信号発生器 | |
| JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH028941A (ja) | マイクロプロセッサ | |
| JPH0390955A (ja) | 複数ｃｐｕに対応するコンピュータ装置の開発支援装置 | |
| JPS59226908A (ja) | 制御装置の試験方式 | |
| JPH01205279A (ja) | 信号処理回路 | |
| JPH0334034A (ja) | 集積回路 | |
| JPH03141403A (ja) | プログラマブルコントローラ | |
| JPH03138733A (ja) | 動作エラー表示付制御装置 | |
| JPS6236570B2 (ja) | ||
| JPH05281290A (ja) | 記憶回路を共用するｉｃテスタのデータ転送回路 | |
| JPH0433133A (ja) | マイクロコンピュータ | |
| JPH0527661A (ja) | 任意再現可能なシミユレータ | |
| JPH04276822A (ja) | 情報処理装置のレジスタ表示回路 |