JPH0265696A - パルスモータの制御回路 - Google Patents
パルスモータの制御回路Info
- Publication number
- JPH0265696A JPH0265696A JP21514388A JP21514388A JPH0265696A JP H0265696 A JPH0265696 A JP H0265696A JP 21514388 A JP21514388 A JP 21514388A JP 21514388 A JP21514388 A JP 21514388A JP H0265696 A JPH0265696 A JP H0265696A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- cpu
- pulse motor
- counter
- pulse generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明はパルスモータの制御回路、特にプリンタ等で
複数個のパルスモータを選択的に使用する制御回路の構
成に関するものである。
複数個のパルスモータを選択的に使用する制御回路の構
成に関するものである。
[従来の技術]
第2図は従来のパルスモータの制御回路の構成を示すブ
ロック図である。図において、 (10)は中央処理装
置(以下CPUという) 、(lla) 。
ロック図である。図において、 (10)は中央処理装
置(以下CPUという) 、(lla) 。
(llb) 〜(lln)はパルス発生器で、CP U
(to)によりパルス幅が設定され、そのパルス幅の
出力パルスを発生する。(12a) 、 (12b)
〜(12n)はマスク回路で、パルス発生器(lla)
、 (11,b) 〜(lln>にパルス幅が設定さ
れると、その設定完了信号をCP U (10)の割り
込み端子IPTに印加する。
(to)によりパルス幅が設定され、そのパルス幅の
出力パルスを発生する。(12a) 、 (12b)
〜(12n)はマスク回路で、パルス発生器(lla)
、 (11,b) 〜(lln>にパルス幅が設定さ
れると、その設定完了信号をCP U (10)の割り
込み端子IPTに印加する。
(13a) 、 (13b) 〜(13n)はカウンタ
で、CPU(10)によりそれぞれ所定の計数値が設定
され、パルス発生器(lla) 、 (llb) 〜(
111)の出力パルスによりその計数値をカウントダウ
ンしていく。
で、CPU(10)によりそれぞれ所定の計数値が設定
され、パルス発生器(lla) 、 (llb) 〜(
111)の出力パルスによりその計数値をカウントダウ
ンしていく。
(14a) 、 (14b) 〜(14n)はマスク回
路で、カウンタ(13a) 、 (13b) 〜(L3
n)の計数値が零になったら、その計数値零の信号をc
P U (10)の割り込み端子IPTに印加してパ
ルス発生器(lla) 。
路で、カウンタ(13a) 、 (13b) 〜(L3
n)の計数値が零になったら、その計数値零の信号をc
P U (10)の割り込み端子IPTに印加してパ
ルス発生器(lla) 。
(llb)〜(lLn)の動作を停止させる。
(15a) 、 (15b) 〜(15n)はシフトレ
ジスタで、パルス発生器(lla) 、 (llb)
〜(lln)からの出力パルスがそれぞれ供給される。
ジスタで、パルス発生器(lla) 、 (llb)
〜(lln)からの出力パルスがそれぞれ供給される。
(18a) 、 (18b)〜(16n)はパルスモー
タドライバで、それぞれシフトレジスタ(1,5a)
、 (15b) 〜(15n)からのシフトパルスによ
りパルスモータ(17a) 、 (17b)〜(170
)を駆動する。
タドライバで、それぞれシフトレジスタ(1,5a)
、 (15b) 〜(15n)からのシフトパルスによ
りパルスモータ(17a) 、 (17b)〜(170
)を駆動する。
第3図は上記の制御回路においてパルスモータ(17a
) 、 (17b) 〜(17n)を順次動作させてい
く場合の動作を示すフローチャートである。
) 、 (17b) 〜(17n)を順次動作させてい
く場合の動作を示すフローチャートである。
まず、パルスモータ(17a)についての制御プログラ
ムが読み出され(S10)、そして、c P U (1
0)によりパルス発生器(lla)にパルス幅が設定さ
れる(Sll)。次に、カウンタ(12a)に所定の計
数値を設定する(S12)。そして、パルス発生器(l
la)を動作させて出力パルスをシフトレジスタ(15
a)に送り出す(S13)。シフトレジスタ(15a)
の出力は、パルスモータドライバ(lea)を介してパ
ルスモータ(17a)を駆動する。
ムが読み出され(S10)、そして、c P U (1
0)によりパルス発生器(lla)にパルス幅が設定さ
れる(Sll)。次に、カウンタ(12a)に所定の計
数値を設定する(S12)。そして、パルス発生器(l
la)を動作させて出力パルスをシフトレジスタ(15
a)に送り出す(S13)。シフトレジスタ(15a)
の出力は、パルスモータドライバ(lea)を介してパ
ルスモータ(17a)を駆動する。
このとき、カウンタ(13a)はパルス発生器(lla
)の出力パルスによりその設定された計数値をカウント
ダウンしていき、その計数値が零になるとその計数値零
の信号をCP U (10)の割り込み端子IPTに印
加する。CP U (10)がカウンタ(lla)の計
数値が零になったことを確認すると、次のパルスモータ
の制御プログラムに進む。即ち、パルスモータ(17b
)についても、パルス発生器(llb)にパルス幅を設
定し、カウンタ(13b)に計数値を設定して同様にパ
ルスモータ(17b)を駆動する(S20. S21〜
523)。
)の出力パルスによりその設定された計数値をカウント
ダウンしていき、その計数値が零になるとその計数値零
の信号をCP U (10)の割り込み端子IPTに印
加する。CP U (10)がカウンタ(lla)の計
数値が零になったことを確認すると、次のパルスモータ
の制御プログラムに進む。即ち、パルスモータ(17b
)についても、パルス発生器(llb)にパルス幅を設
定し、カウンタ(13b)に計数値を設定して同様にパ
ルスモータ(17b)を駆動する(S20. S21〜
523)。
以下同様にしてパルスモータ(17n) *で、パルス
発生器にパルス幅を設定し、カウンタに計数値を設定し
て、その計数値に相当する量だけパルスモータを駆動す
るという動作を繰り返してい< (830、831−8
33)。
発生器にパルス幅を設定し、カウンタに計数値を設定し
て、その計数値に相当する量だけパルスモータを駆動す
るという動作を繰り返してい< (830、831−8
33)。
[発明が解決しようとする課題]
上記の従来のパルスモータの制御回路では、パルスモー
タ1個にパルス発生器、カウンタ、シフトレジスタ及び
パルスモータドライバの各回路が必要であり、パルスモ
ータの数に応じてその回路数が増え、このためコストが
高くなるという問題点があった。また、パルス発生器及
びカウンタの数が多くなるため、命令の種類が多くなり
プログラムを作るのが繁雑になるという問題点があった
。
タ1個にパルス発生器、カウンタ、シフトレジスタ及び
パルスモータドライバの各回路が必要であり、パルスモ
ータの数に応じてその回路数が増え、このためコストが
高くなるという問題点があった。また、パルス発生器及
びカウンタの数が多くなるため、命令の種類が多くなり
プログラムを作るのが繁雑になるという問題点があった
。
この発明は、上記の問題点を解決するためになされたも
のであり、回路数を減らすと共に、プログラム作成の簡
略化を可能にしたパルスモータの制御回路を提供するこ
とを目的とする。
のであり、回路数を減らすと共に、プログラム作成の簡
略化を可能にしたパルスモータの制御回路を提供するこ
とを目的とする。
[課題を解決するための手段]
この発明に係るパルスモータの制御回路は、指定された
パルス幅のパルスを発生する1個のパルス発生器と、パ
ルス発生器の出力パルスを計数し、指定された数に達し
たらパルス発生器の動作を停止させる1個のカウンタと
、パルス発生器の出力パルスを指定されたシフトレジス
タに送出するデータセレクタとを有するものである。
パルス幅のパルスを発生する1個のパルス発生器と、パ
ルス発生器の出力パルスを計数し、指定された数に達し
たらパルス発生器の動作を停止させる1個のカウンタと
、パルス発生器の出力パルスを指定されたシフトレジス
タに送出するデータセレクタとを有するものである。
[作 用]
この発明においては、パルス発生器の出力パルスはデー
タセレクタにより切り替えられて所望のシフトレジスタ
に送り出され、そのシフトレジスタに続くパルスモータ
が駆動される。
タセレクタにより切り替えられて所望のシフトレジスタ
に送り出され、そのシフトレジスタに続くパルスモータ
が駆動される。
〔実施例〕
第1図はこの発明の一実施例に係るパルスモータの制御
回路の構成を示すブロック図であり、第2図と同一のも
のは同一符号を付しその説明は省略する。
回路の構成を示すブロック図であり、第2図と同一のも
のは同一符号を付しその説明は省略する。
第1図において、(11)はパルス発生器で、CPU
(10)によりパルス幅が設定され、そのパルス幅の出
力パルスを送出する。(12)はマスク回路であり、パ
ルス発生器(11)がCP U (10)によりパルス
幅を設定されると、その設定完了信号をCPU(lO)
の割り込み端子IPTに印加する。(13)はカウンタ
で、CP U (10)により計数値が設定され、パル
ス発生器(11)からの出力パルスによりその計数値が
カウントダウンされていく。(14)はマスク回路であ
り、カウンタ(13)が設定された計数値をカウントダ
ウンしていって零になると、その計数値零の信号をCP
U (10)の割り込み端子IPTに印加してパルス
発生器(11)の動作を停止させ、次のパルスモータの
制御プログラムに進ませる。
(10)によりパルス幅が設定され、そのパルス幅の出
力パルスを送出する。(12)はマスク回路であり、パ
ルス発生器(11)がCP U (10)によりパルス
幅を設定されると、その設定完了信号をCPU(lO)
の割り込み端子IPTに印加する。(13)はカウンタ
で、CP U (10)により計数値が設定され、パル
ス発生器(11)からの出力パルスによりその計数値が
カウントダウンされていく。(14)はマスク回路であ
り、カウンタ(13)が設定された計数値をカウントダ
ウンしていって零になると、その計数値零の信号をCP
U (10)の割り込み端子IPTに印加してパルス
発生器(11)の動作を停止させ、次のパルスモータの
制御プログラムに進ませる。
(18)はデータセレクタで、パルス発生器(11)と
シフトレジスタ(15a) 、 (15b) 〜(1
5n)との間に挿入される。(19)はI10ボートで
、CP U (10)からの指示に従ってデータセレク
タ(18)をセットすることにより、パルス発生器(I
I)からの出力パルスの行き先を切り換える。
シフトレジスタ(15a) 、 (15b) 〜(1
5n)との間に挿入される。(19)はI10ボートで
、CP U (10)からの指示に従ってデータセレク
タ(18)をセットすることにより、パルス発生器(I
I)からの出力パルスの行き先を切り換える。
第4図は第1図の装置の動作を示すフローチャートで、
第3図と同様にパルスモータ(17a) 。
第3図と同様にパルスモータ(17a) 。
(17b)〜(17n)を順次動作させる場合の例であ
る。
る。
まず、パルスモータ(17a)が選択され(841)、
次にパルスモータ制御のサブルーチンが読み出される(
S42)。このサブルーチンでは、まずCPU(lO)
によりパルス発生器(11)にパルス幅を設定する(8
51)。この設定が完了すると、設定完了信号がマスク
回路(12)を介してCP U (10)の割り込み端
子IPTに印加されてその設定動作の完了が確認されて
次の動作に移る。
次にパルスモータ制御のサブルーチンが読み出される(
S42)。このサブルーチンでは、まずCPU(lO)
によりパルス発生器(11)にパルス幅を設定する(8
51)。この設定が完了すると、設定完了信号がマスク
回路(12)を介してCP U (10)の割り込み端
子IPTに印加されてその設定動作の完了が確認されて
次の動作に移る。
次に、CPU(10)はカウンタ(13)に所定の計数
値を設定する(S52)。この後、カウンタ(13)か
らマスク回路(14)を介して割り込み信号がCP U
(10)に送られるまで、パルス発生器(11)は出
力パルスを送り出す(853)。このとき、110ボー
ト(19)には、CP U (10)からシフトレジス
タ(15a)を選択する指示が与えられ、データセレク
タ(18)はシフトレジスタ(15a)を選択するよう
にセットされている。従って、パルス発生器(11)の
出力パルスはシフトレジスタ(15a)に送り出され、
パルスモータドライバ(lea)を介してパルスモータ
(17a)が駆動される。
値を設定する(S52)。この後、カウンタ(13)か
らマスク回路(14)を介して割り込み信号がCP U
(10)に送られるまで、パルス発生器(11)は出
力パルスを送り出す(853)。このとき、110ボー
ト(19)には、CP U (10)からシフトレジス
タ(15a)を選択する指示が与えられ、データセレク
タ(18)はシフトレジスタ(15a)を選択するよう
にセットされている。従って、パルス発生器(11)の
出力パルスはシフトレジスタ(15a)に送り出され、
パルスモータドライバ(lea)を介してパルスモータ
(17a)が駆動される。
そして、カウンタ(I3)の計数値がカウントダウンさ
れて零になると、CP U (10)の割り込み端子I
PTに計数値零の信号がマスク回路(14)を介して送
られ、次のパルスモータ(17b)の制御プログラムに
進み、上記と同様な演算を行ってパルスモータ(17b
)を駆動する(S43.544)。
れて零になると、CP U (10)の割り込み端子I
PTに計数値零の信号がマスク回路(14)を介して送
られ、次のパルスモータ(17b)の制御プログラムに
進み、上記と同様な演算を行ってパルスモータ(17b
)を駆動する(S43.544)。
以上の動作はパルスモータ(17n)まで繰り返されて
い< (S45.546)。
い< (S45.546)。
なお、上記の実施例では、カウンタ(13)から計数値
零の信号がCP U (to)の割り込み端子IPTに
印加されるまでの間パルス発生器(11)の動作を継続
させる場合の例を示したが、カウンタ(13)の計数値
が零になるまでCP U (10)の割り込み端子IP
Tに信号を印加して、その間パルス発生器(11)の動
作を継続させるようにしてもよい。
零の信号がCP U (to)の割り込み端子IPTに
印加されるまでの間パルス発生器(11)の動作を継続
させる場合の例を示したが、カウンタ(13)の計数値
が零になるまでCP U (10)の割り込み端子IP
Tに信号を印加して、その間パルス発生器(11)の動
作を継続させるようにしてもよい。
[発明の効果]
以上のようにこの発明によれば、パルス発生器とシフト
レジスタ群との間にデータセレクタを挿入してパルス発
生器の出力パルスをシフトレジスタに選択的に送出でき
るようにしたので、パルスモータの個数に関係なく、パ
ルス発生器及びカウンタはそれぞれ1個あればよい。こ
のため、回路数が減り、コストの低減化が可能になって
いる。
レジスタ群との間にデータセレクタを挿入してパルス発
生器の出力パルスをシフトレジスタに選択的に送出でき
るようにしたので、パルスモータの個数に関係なく、パ
ルス発生器及びカウンタはそれぞれ1個あればよい。こ
のため、回路数が減り、コストの低減化が可能になって
いる。
また、パルス発生器及びカウンタがそれぞれ1個になる
ため、プログラムがサブルーチン化でき、プログラムの
作成が簡単になっている。
ため、プログラムがサブルーチン化でき、プログラムの
作成が簡単になっている。
第1図はこの発明の一実施例に係るパルスモータの制御
回路の構成を示すブロック図、第2図は従来のパルスモ
ータの制御回路の構成を示すブロック図、第3図は第2
図の制御回路の動作を示すフローチャート、第4図は第
1図の制御回路の動作を示すフローチャートである。
回路の構成を示すブロック図、第2図は従来のパルスモ
ータの制御回路の構成を示すブロック図、第3図は第2
図の制御回路の動作を示すフローチャート、第4図は第
1図の制御回路の動作を示すフローチャートである。
Claims (1)
- 【特許請求の範囲】 複数個のパルスモータをそれぞれシフトレジスタ及びパ
ルスモータドライバを介して駆動するパルスモータの制
御回路において、 指定されたパルス幅のパルスを発生する1個のパルス発
生器と、パルス発生器の出力パルスを計数し、指定され
た計数値に達したらパルス発生器の動作を停止させる1
個のカウンタと、パルス発生器の出力パルスを指定され
たシフ 送出するデータセレクタと を有するパルスモータの制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21514388A JPH0265696A (ja) | 1988-08-31 | 1988-08-31 | パルスモータの制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21514388A JPH0265696A (ja) | 1988-08-31 | 1988-08-31 | パルスモータの制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0265696A true JPH0265696A (ja) | 1990-03-06 |
Family
ID=16667399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21514388A Pending JPH0265696A (ja) | 1988-08-31 | 1988-08-31 | パルスモータの制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0265696A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04275099A (ja) * | 1991-02-25 | 1992-09-30 | Internatl Business Mach Corp <Ibm> | モータ駆動用コントローラ及びモータコントロール用インターフェース回路 |
JPH0739197A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | モータ制御装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59149795A (ja) * | 1983-02-07 | 1984-08-27 | Toshiba Corp | パルスモ−タの制御方式 |
JPS61221596A (ja) * | 1985-03-25 | 1986-10-01 | Yokogawa Electric Corp | パルスモ−タ制御回路 |
-
1988
- 1988-08-31 JP JP21514388A patent/JPH0265696A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59149795A (ja) * | 1983-02-07 | 1984-08-27 | Toshiba Corp | パルスモ−タの制御方式 |
JPS61221596A (ja) * | 1985-03-25 | 1986-10-01 | Yokogawa Electric Corp | パルスモ−タ制御回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04275099A (ja) * | 1991-02-25 | 1992-09-30 | Internatl Business Mach Corp <Ibm> | モータ駆動用コントローラ及びモータコントロール用インターフェース回路 |
JPH0739197A (ja) * | 1993-07-23 | 1995-02-07 | Nec Corp | モータ制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5647387A (en) | Apparatus and method for controlling duty solenoid valves | |
US5574351A (en) | Method and apparatus for control of stepper motors | |
US4518900A (en) | Pulse motor driving apparatus | |
EP0094763B1 (en) | Pulse motor control device | |
US4489260A (en) | Method of driving a stepping motor and a drive circuit thereof | |
JPH0265696A (ja) | パルスモータの制御回路 | |
JPH04121085A (ja) | ディジタルパルス処理装置 | |
JPH063441Y2 (ja) | アクチユエ−タ駆動用差動出力回路 | |
JPS61221596A (ja) | パルスモ−タ制御回路 | |
JPS6166596A (ja) | セレクタ切換回路 | |
JPS6276842A (ja) | マルチ通信規約通信方式 | |
JPH07302749A (ja) | 多軸サンプリング制御装置 | |
JPH02188195A (ja) | ステップモータの駆動制御装置 | |
JPS6087699A (ja) | ステツピングモ−タの駆動制御装置 | |
JPH02114416A (ja) | 保持形リレーの消費電流抑圧方式 | |
JPS622896A (ja) | ステツピングモ−タ制御方式 | |
JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
JPS6188798A (ja) | ステツピングモ−タの制御装置 | |
SU1043807A1 (ru) | Устройство дл управлени группой шаговых электродвигателей | |
JPH05104808A (ja) | 複数のステツピングモータを備えるプリンタ装置 | |
JPH08214597A (ja) | モータの制御方法および制御装置 | |
JPS6231408A (ja) | 位置決め装置 | |
JPS6264294A (ja) | 信号方式変換回路 | |
JPH01169507A (ja) | ロボット制御装置 | |
JPH0690595A (ja) | パルス出力回路 |