JPH0265696A

JPH0265696A - パルスモータの制御回路

Info

Publication number: JPH0265696A
Application number: JP21514388A
Authority: JP
Inventors: Seiji Mori; 毛利　誠二; Masaru Shimakata; 勝嶋方
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1990-03-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明はパルスモータの制御回路、特にプリンタ等で
複数個のパルスモータを選択的に使用する制御回路の構
成に関するものである。

［従来の技術］第２図は従来のパルスモータの制御回路の構成を示すブ
ロック図である。図において、　（１０）は中央処理装
置（以下ＣＰＵという）　、（ｌｌａ）　。

（ｌｌｂ）　〜（ｌｌｎ）はパルス発生器で、ＣＰ　Ｕ
　（ｔｏ）によりパルス幅が設定され、そのパルス幅の
出力パルスを発生する。（１２ａ）　、　（１２ｂ）　
〜（１２ｎ）はマスク回路で、パルス発生器（ｌｌａ）
　、　（１１，ｂ）　〜（ｌｌｎ＞にパルス幅が設定さ
れると、その設定完了信号をＣＰ　Ｕ　（１０）の割り
込み端子ＩＰＴに印加する。

（１３ａ）　、　（１３ｂ）　〜（１３ｎ）はカウンタ
で、ＣＰＵ（１０）によりそれぞれ所定の計数値が設定
され、パルス発生器（ｌｌａ）　、　（ｌｌｂ）　〜（
１１１）の出力パルスによりその計数値をカウントダウ
ンしていく。

（１４ａ）　、　（１４ｂ）　〜（１４ｎ）はマスク回
路で、カウンタ（１３ａ）　、　（１３ｂ）　〜（Ｌ３
ｎ）の計数値が零になったら、その計数値零の信号をｃ
　Ｐ　Ｕ　（１０）の割り込み端子ＩＰＴに印加してパ
ルス発生器（ｌｌａ）　。

（ｌｌｂ）〜（ｌＬｎ）の動作を停止させる。

（１５ａ）　、　（１５ｂ）　〜（１５ｎ）はシフトレ
ジスタで、パルス発生器（ｌｌａ）　、　（ｌｌｂ）　
〜（ｌｌｎ）からの出力パルスがそれぞれ供給される。

（１８ａ）　、　（１８ｂ）〜（１６ｎ）はパルスモー
タドライバで、それぞれシフトレジスタ（１，５ａ）　
、　（１５ｂ）　〜（１５ｎ）からのシフトパルスによ
りパルスモータ（１７ａ）　、　（１７ｂ）〜（１７０
）を駆動する。

第３図は上記の制御回路においてパルスモータ（１７ａ
）　、　（１７ｂ）　〜（１７ｎ）を順次動作させてい
く場合の動作を示すフローチャートである。

まず、パルスモータ（１７ａ）についての制御プログラ
ムが読み出され（Ｓ１０）、そして、ｃ　Ｐ　Ｕ　（１
０）によりパルス発生器（ｌｌａ）にパルス幅が設定さ
れる（Ｓｌｌ）。次に、カウンタ（１２ａ）に所定の計
数値を設定する（Ｓ１２）。そして、パルス発生器（ｌ
ｌａ）を動作させて出力パルスをシフトレジスタ（１５
ａ）に送り出す（Ｓ１３）。シフトレジスタ（１５ａ）
の出力は、パルスモータドライバ（ｌｅａ）を介してパ
ルスモータ（１７ａ）を駆動する。

このとき、カウンタ（１３ａ）はパルス発生器（ｌｌａ
）の出力パルスによりその設定された計数値をカウント
ダウンしていき、その計数値が零になるとその計数値零
の信号をＣＰ　Ｕ　（１０）の割り込み端子ＩＰＴに印
加する。ＣＰ　Ｕ　（１０）がカウンタ（ｌｌａ）の計
数値が零になったことを確認すると、次のパルスモータ
の制御プログラムに進む。即ち、パルスモータ（１７ｂ
）についても、パルス発生器（ｌｌｂ）にパルス幅を設
定し、カウンタ（１３ｂ）に計数値を設定して同様にパ
ルスモータ（１７ｂ）を駆動する（Ｓ２０．　Ｓ２１〜
５２３）。

以下同様にしてパルスモータ（１７ｎ）　＊で、パルス
発生器にパルス幅を設定し、カウンタに計数値を設定し
て、その計数値に相当する量だけパルスモータを駆動す
るという動作を繰り返してい＜　（８３０、８３１−８
３３）。

［発明が解決しようとする課題］上記の従来のパルスモータの制御回路では、パルスモー
タ１個にパルス発生器、カウンタ、シフトレジスタ及び
パルスモータドライバの各回路が必要であり、パルスモ
ータの数に応じてその回路数が増え、このためコストが
高くなるという問題点があった。また、パルス発生器及
びカウンタの数が多くなるため、命令の種類が多くなり
プログラムを作るのが繁雑になるという問題点があった
。

この発明は、上記の問題点を解決するためになされたも
のであり、回路数を減らすと共に、プログラム作成の簡
略化を可能にしたパルスモータの制御回路を提供するこ
とを目的とする。

［課題を解決するための手段］この発明に係るパルスモータの制御回路は、指定された
パルス幅のパルスを発生する１個のパルス発生器と、パ
ルス発生器の出力パルスを計数し、指定された数に達し
たらパルス発生器の動作を停止させる１個のカウンタと
、パルス発生器の出力パルスを指定されたシフトレジス
タに送出するデータセレクタとを有するものである。

［作　用］この発明においては、パルス発生器の出力パルスはデー
タセレクタにより切り替えられて所望のシフトレジスタ
に送り出され、そのシフトレジスタに続くパルスモータ
が駆動される。

〔実施例〕第１図はこの発明の一実施例に係るパルスモータの制御
回路の構成を示すブロック図であり、第２図と同一のも
のは同一符号を付しその説明は省略する。

第１図において、（１１）はパルス発生器で、ＣＰＵ　
（１０）によりパルス幅が設定され、そのパルス幅の出
力パルスを送出する。（１２）はマスク回路であり、パ
ルス発生器（１１）がＣＰ　Ｕ　（１０）によりパルス
幅を設定されると、その設定完了信号をＣＰＵ（ｌＯ）
の割り込み端子ＩＰＴに印加する。（１３）はカウンタ
で、ＣＰ　Ｕ　（１０）により計数値が設定され、パル
ス発生器（１１）からの出力パルスによりその計数値が
カウントダウンされていく。（１４）はマスク回路であ
り、カウンタ（１３）が設定された計数値をカウントダ
ウンしていって零になると、その計数値零の信号をＣＰ
　Ｕ　（１０）の割り込み端子ＩＰＴに印加してパルス
発生器（１１）の動作を停止させ、次のパルスモータの
制御プログラムに進ませる。

（１８）はデータセレクタで、パルス発生器（１１）と
シフトレジスタ（１５ａ）　、　　（１５ｂ）　〜（１
５ｎ）との間に挿入される。（１９）はＩ１０ボートで
、ＣＰ　Ｕ　（１０）からの指示に従ってデータセレク
タ（１８）をセットすることにより、パルス発生器（Ｉ
Ｉ）からの出力パルスの行き先を切り換える。

第４図は第１図の装置の動作を示すフローチャートで、
第３図と同様にパルスモータ（１７ａ）　。

（１７ｂ）〜（１７ｎ）を順次動作させる場合の例であ
る。

まず、パルスモータ（１７ａ）が選択され（８４１）、
次にパルスモータ制御のサブルーチンが読み出される（
Ｓ４２）。このサブルーチンでは、まずＣＰＵ（ｌＯ）
によりパルス発生器（１１）にパルス幅を設定する（８
５１）。この設定が完了すると、設定完了信号がマスク
回路（１２）を介してＣＰ　Ｕ　（１０）の割り込み端
子ＩＰＴに印加されてその設定動作の完了が確認されて
次の動作に移る。

次に、ＣＰＵ（１０）はカウンタ（１３）に所定の計数
値を設定する（Ｓ５２）。この後、カウンタ（１３）か
らマスク回路（１４）を介して割り込み信号がＣＰ　Ｕ
　（１０）に送られるまで、パルス発生器（１１）は出
力パルスを送り出す（８５３）。このとき、１１０ボー
ト（１９）には、ＣＰ　Ｕ　（１０）からシフトレジス
タ（１５ａ）を選択する指示が与えられ、データセレク
タ（１８）はシフトレジスタ（１５ａ）を選択するよう
にセットされている。従って、パルス発生器（１１）の
出力パルスはシフトレジスタ（１５ａ）に送り出され、
パルスモータドライバ（ｌｅａ）を介してパルスモータ
（１７ａ）が駆動される。

そして、カウンタ（Ｉ３）の計数値がカウントダウンさ
れて零になると、ＣＰ　Ｕ　（１０）の割り込み端子Ｉ
ＰＴに計数値零の信号がマスク回路（１４）を介して送
られ、次のパルスモータ（１７ｂ）の制御プログラムに
進み、上記と同様な演算を行ってパルスモータ（１７ｂ
）を駆動する（Ｓ４３．５４４）。

以上の動作はパルスモータ（１７ｎ）まで繰り返されて
い＜　（Ｓ４５．５４６）。

なお、上記の実施例では、カウンタ（１３）から計数値
零の信号がＣＰ　Ｕ　（ｔｏ）の割り込み端子ＩＰＴに
印加されるまでの間パルス発生器（１１）の動作を継続
させる場合の例を示したが、カウンタ（１３）の計数値
が零になるまでＣＰ　Ｕ　（１０）の割り込み端子ＩＰ
Ｔに信号を印加して、その間パルス発生器（１１）の動
作を継続させるようにしてもよい。

［発明の効果］以上のようにこの発明によれば、パルス発生器とシフト
レジスタ群との間にデータセレクタを挿入してパルス発
生器の出力パルスをシフトレジスタに選択的に送出でき
るようにしたので、パルスモータの個数に関係なく、パ
ルス発生器及びカウンタはそれぞれ１個あればよい。こ
のため、回路数が減り、コストの低減化が可能になって
いる。

また、パルス発生器及びカウンタがそれぞれ１個になる
ため、プログラムがサブルーチン化でき、プログラムの
作成が簡単になっている。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るパルスモータの制御
回路の構成を示すブロック図、第２図は従来のパルスモ
ータの制御回路の構成を示すブロック図、第３図は第２
図の制御回路の動作を示すフローチャート、第４図は第
１図の制御回路の動作を示すフローチャートである。

Claims

【特許請求の範囲】複数個のパルスモータをそれぞれシフトレジスタ及びパ
ルスモータドライバを介して駆動するパルスモータの制
御回路において、指定されたパルス幅のパルスを発生する１個のパルス発
生器と、パルス発生器の出力パルスを計数し、指定され
た計数値に達したらパルス発生器の動作を停止させる１
個のカウンタと、パルス発生器の出力パルスを指定され
たシフ送出するデータセレクタとを有するパルスモータの制御回路。