JPH08214597A - モータの制御方法および制御装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 適正な回転状態を維持、制御できるモータの
制御方法および制御装置を提供する。 【構成】 制御装置１は基本タイマ３、複数のイベント
発生タイマ４、ワークメモリ５、各軸の各相の駆動電流
発生に必要な割込タイミングとビットデータとを出力す
るテーブル６とが接続されたＣＰＵ２を備えている。各
軸の移動速度、移動方向、および移動距離を制御装置１
に入力すると、ワークメモリ５に記憶され、テーブル６
によって各軸毎のモータに供給されるＡ相、Ａバー相、
Ｂ相、およびＢバー相の各駆動電流を発生させるタイマ
値と、ビットデータとに換算されてテーブル６からワー
クメモリ５に出力され、駆動信号が駆動回路７Ｘに入力
され、各相の駆動電流がＸ軸用のモータ８Ｘに供給され
る。Ｙ軸に関しても、駆動回路７Ｙから各相の駆動電流
が、Ｙ軸用のモータ８Ｙに供給される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例としてステッピング
モータなどのモータの制御方法および制御装置に関す
る。

【０００２】

【従来の技術】従来から、複数の駆動軸を有する産業用
ロボットを駆動する際に用いられているモータの一種に
ステッピングモータがある。ステッピングモータ（以
下、モータと略す）は、例としてＡ相、Ａバー相、Ｂ
相、およびＢバー相の各駆動電流が供給されて、所定の
機械角毎にステップ状に回転される。ここで、前記Ａバ
ー相およびＢバー相は、Ａ相およびＢ相の駆動電流の位
相がそれぞれ１８０°反転された位相の電流である。ま
た、モータの正方向或いは逆方向の回転方向に従って、
Ａ相の駆動電流のつぎにＢ相の駆動電流が発生され、或
いはＢ相の駆動電流のつぎにＡ相の駆動電流が発生され
る。モータを駆動するために用いられている駆動回路に
おいて、複数のスイッチング素子がオン／オフされ、前
記各相の駆動電流がモータの回転方向に従って前述の順
に発生される。前記複数のスイッチング素子をオン／オ
フするパルス状の駆動信号は、モータの回転速度に対応
したパルス幅を有している。

【０００３】このような駆動信号を信号発生回路で発生
させる際に、ＣＰＵ（演算処理回路）を用いて、ソフト
ウェアで行う場合がある。この場合、ＣＰＵに対してロ
ボットの運動経路に対応して、前記各駆動軸毎にタイマ
割込を行っている。従来のタイマ割込は、例として２バ
イトの容量の範囲内で繰り返しタイマ動作を行ない、タ
イマ動作で得られた時間データをタイマ出力として出力
する基本タイマ回路のタイマ動作を用いる。このとき、
該ＣＰＵによる外部の制御機器との通信動作を行なう際
は、通信が必要となったタイミングで該ＣＰＵに割込を
行い、前記基本タイマ回路の所定のタイマ時間に亘って
出力されるタイマ出力に基づいて通信を行う。或いは外
部の制御機器からの割込指示に対応して、該ＣＰＵに割
込を行い、前記基本タイマ回路の所定のタイマ時間に亘
る前記タイマ出力で外部からの指示に対応する処理を行
なう割込処理である。

【０００４】このような従来のタイマ割込を用いて、ロ
ボットの運動経路に対応して、前記各駆動軸毎に、ＣＰ
Ｕに対して割込を行ない、前記基本タイマ回路の所定の
タイマ時間に亘るタイマ出力で、各駆動軸毎に駆動信号
の発生動作を行なうタイマ割込を行なっている。以下の
説明では、例としてＸ軸およびＹ軸の２軸のロボットを
想定し、前記Ａ相の駆動電流のつぎにＢ相の駆動電流が
発生される場合を想定する。このような駆動信号の信号
発生処理をタイマ割込で行なう場合、例としてまずＸ軸
のモータのＡ相に関する割込が必要なとき、割込を行な
うタイミングを定めるタイマ値、および前記駆動信号を
発生するに必要なＡ相のビットデータをワークメモリに
セットする。

【０００５】基本タイマ回路のタイマ値がワークメモリ
にセットされたタイマ値と一致したとき、Ｘ軸に関する
割込が行われ、基本タイマ回路の所定のタイマ時間に亘
るタイマ出力に基づいて、Ａ相の駆動電流に対応するビ
ットデータをワークメモリから信号発生回路に出力し、
つぎにＢ相の駆動電流に対応するビットデータをワーク
メモリから信号発生回路に出力する。これにより、信号
発生回路では、ビットデータに基づいてＡ相の駆動信号
が発生される。同様にして、Ｂ相の駆動信号が発生され
る。更に、前記基本タイマ回路の所定のタイマ時間内
で、例としてＹ軸に関する割込処理などの次回の割込処
理に必要な前記タイマ値およびビットデータをワークメ
モリにセットさせる。このような割込処理が順次実行さ
れることにより、Ｘ軸およびＹ軸の各モータが所定の速
度で所定の時間に亘って回転駆動され、２軸のロボット
が所定の経路に従って移動することになる。

【０００６】

【発明が解決しようとする課題】前述したような従来の
タイマ割込を用いるモータの回転状態の制御には、少な
くとも以下に示すような問題点がある。

【０００７】 前記基本タイマ回路の計時動作で定め
られる割込処理期間内で、各軸の各相毎の駆動信号を発
生させる処理を行なう必要があり、基本タイマ回路の計
時動作が各割込処理期間において、その処理を行なうた
めに占有されてしまう。

【０００８】 １回の割込処理の期間中に、次回の割
込処理のための前記タイマ値やビットデータのワークメ
モリへのセット動作を行なうため、前記１回の割込処理
期間中でタイマ値やビットデータのセット処理が終了す
る以前に、次回の割込が発生した場合、割込と同時にビ
ットデータの出力が行われず、この次回の割込の発生タ
イミングと割込処理に必要な前記タイマ値やビットデー
タのセット動作のタイミングとの間にタイミングのずれ
が生じてしまうことになる。

【０００９】 図４は前記従来のタイマ割込における
第３の問題点を説明する図である。図４のＸ軸に関する
１回目の割込、およびＸ軸に関する２回目の割込の例に
示されるように、例としてＸ軸に関する割込処理のみが
繰り返される場合、各割込処理は、その割込が発生した
タイミングで実行される。一方、図４のＸ軸に関する３
回目の割込の例に示されるように、Ｘ軸に関する３回目
の割込が発生するタイミングにおいて、通信割込が発生
し、その後にＹ軸に関する割込が発生していた場合、Ｘ
軸に関する３回目の割込処理は、前記通信割込処理およ
びＹ軸に関する割込処理が終了した後に実行されること
になる。従って、割込が必要なタイミングと実際に割込
処理が実行されるタイミングとの間にタイミングのずれ
が生じてしまうことになる。

【００１０】上述したようなタイミングのずれが生じる
事態は、モータに供給される駆動電流の発生タイミング
にずれを生じ、ステッピングモータにおいてはモータの
回転に脱調を生じせしめるという不具合を発生させる。

【００１１】請求項１および請求項２の各発明は、上述
の技術的課題を解決するためになされたものであり、そ
の目的は、モータが適正な回転状態を維持できるように
モータの回転状態を制御できるモータの制御方法および
モータの制御装置を提供することである。

【００１２】

【課題を解決するための手段】請求項１の発明のモータ
の制御方法は、駆動信号発生部からの複数相の駆動信号
で回転駆動されるモータの駆動状態を制御するモータの
制御方法であって、基本タイマからの基本タイマ値を比
較部にセットするステップと、各駆動信号を発生させる
ための割込タイミングを定める割込タイマ値と、各駆動
信号毎の速度情報を有するビットデータとを出力するデ
ータ出力部から、該割込タイマ値を複数のイベントタイ
マのいずれか一つおよび該比較部にセットするステップ
と、該データ出力部から該ビットデータが複数のビット
データ記憶部のいずれか一つにセットされるステップ
と、該比較部において、該基本タイマ値と該割込タイマ
値とが一致したとき、該いずれか一つのイベントタイマ
が起動されると共に、該いずれか一つのイベントタイマ
からのイベントタイマ出力に基づいて該いずれか一つの
ビットデータ記憶部から該ビットデータが該駆動信号発
生部に出力されるステップと、該イベントタイマの動作
中に、次回に制御される相の駆動信号を発生させるため
の割込タイミングを定める割込タイマ値を該データ出力
部から該複数のイベントタイマの他のいずれか一つおよ
び該比較部にセットするステップと、該次回に制御され
る相の駆動信号の速度情報を有する該ビットデータを、
該データ出力部から該複数のビットデータ記憶部の他の
いずれか一つにセットさせるステップとを含んでおり、
そのことによって上記目的を達成することができる。

【００１３】請求項２の発明のモータの制御装置は、複
数相の駆動信号で回転駆動されるモータの駆動状態を制
御するモータの制御装置であって、各相毎の駆動信号を
発生する駆動信号発生部と、各駆動信号を発生させるた
めの割込タイミングを定める割込タイマ値と、各駆動信
号毎の速度情報を有するビットデータとを出力するデー
タ出力部と、基本タイマ値を出力する基本タイマと、該
割込タイマ値と該基本タイマ値とを比較する比較部と、
該比較部において該割込タイマ値と該基本タイマ値とが
一致したとき、イベントタイマ出力を出力する各相毎に
設けられる複数のイベントタイマと、該ビットデータを
記憶し、該複数のイベントタイマのいずれか一つからの
イベントタイマ出力に基づいて該ビットデータを駆動信
号発生部に出力する複数のビットデータ記憶部とを備え
ており、そのことによって上記目的を達成することがで
きる。

【００１４】

【作用】請求項１および請求項２の発明に従えば、基本
タイマからの基本タイマ値が比較部にセットされ、各駆
動信号を発生させるための割込タイミングを定める割込
タイマ値と、各駆動信号毎の速度情報を有するビットデ
ータとが出力されるデータ出力部から、対応する割込タ
イマ値が前記比較部および複数のイベントタイマのいず
れか一つにセットされる。つぎに、前記データ出力部か
ら、対応するビットデータが複数のビットデータ記憶部
のいずれか一つにセットされる。前記比較部において、
基本タイマ値と割込タイマ値とが一致したとき、イベン
トタイマが起動されると同時に、前記いずれか一つのイ
ベントタイマからのイベントタイマ出力に基づいて、前
記いずれか一つのビットデータ記憶部からビットデータ
が駆動信号発生部に出力される。また、このイベントタ
イマの動作中に、次回に制御される相の駆動信号を発生
させるための割込タイミングを定める割込タイマ値が、
前記データ出力部から前記複数のイベントタイマの他の
いずれか一つおよび前記比較部にセットされ、前記次回
に制御される相の駆動信号の速度情報を有するビットデ
ータが、データ出力部から前記複数のビットデータ記憶
部の他のいずれか一つにセットされる。

【００１５】これにより、個々の相に関する割込処理
は、複数のイベントタイマからの各イベントタイマ出力
を用いてそれぞれ行われるので、各相毎の駆動信号を発
生させる処理を行なう場合に、前記基本タイマ回路から
のタイマ出力で処理を行なう必要が解消され、基本タイ
マ回路のタイマ動作が各相の割込処理期間において、そ
れぞれ占有される事態が解消される。

【００１６】また、個々の相に関する割込処理は、前記
複数のイベントタイマからの各イベントタイマ出力を用
いて行われるので、１回の割込処理期間中に次回の割込
が発生した場合、他のビットデータを、ビットデータ出
力中のビットデータ記憶部以外の他のビットデータ記憶
部にセットし、割込タイマ値を、動作中のイベントタイ
マ以外の他のイベントタイマおよび比較部にセットする
ようにできる。これにより、前記他のイベントタイマか
らのタイマ出力を用いて、前記次回の割込の発生と同時
に、この次回の割込処理のための前記タイマ値やビット
データのワークメモリへのセット動作を行なうことがで
きる。従って、この次回の割込の発生タイミングと割込
処理に必要な前記タイマ値やビットデータのセット動作
のタイミングとの間にタイミングのずれが生じてしまう
事態が解消される。

【００１７】また、一つの割込処理が必要なタイミング
において、他の一つ或いは複数の割込処理が実行されて
いる場合でも、新たな割込処理を、前述したように、動
作中のビットデータ記憶部以外のビットデータ記憶部、
および動作中のイベントタイマ以外のイベントタイマを
用いて実行できる。従って、割込が必要なタイミングと
実際に割込処理が実行されるタイミングとの間にタイミ
ングのずれが生じる事態の発生を防止することができ
る。

【００１８】このように、本発明において、割込が必要
なタイミングと実際に割込処理が実行されるタイミング
との間にタイミングのずれが生じる事態が解消されるの
で、モータに供給される駆動電流の発生タイミングにず
れを生じることがなく、モータの回転に脱調を生じせし
めることなく、モータを適正な回転状態に維持すること
ができる。

【００１９】

【実施例】図１は本発明の一実施例のモータの制御装置
１の電気的構成を示すブロック図である。図１を参照し
て、本実施例のモータの制御装置１の電気的構成につい
て説明する。本実施例において、従来技術の説明と同様
に、複数の駆動軸を有する産業用ロボットを駆動する際
に用いられているモータの一種としてのステッピングモ
ータを例とする。また、以下の説明では、例としてＸ軸
およびＹ軸の２軸のロボットを想定し、各軸毎にＡ相の
駆動電流のつぎにＢ相の駆動電流が発生される場合を想
定する。制御装置１は、各軸毎の各相の駆動電流の発生
処理を、後述するイベント割込処理で実行するものであ
る。

【００２０】制御装置１は、マイクロプロセッサを含ん
で構成されるＣＰＵ２を備え、ＣＰＵ２には、例として
２バイトの容量の範囲内で繰り返しタイマ動作を行なう
基本タイマ３と、例として８個のイベント発生タイマ４
とが接続されている。以下、必要な場合は、Ｘ軸用の各
相のイベント発生タイマ４を参照符号４ＸＡ、４ＸＢで
示し、Ｙ軸用のイベント発生タイマ４を参照符号４Ｙで
示す。各イベント発生タイマ４は、例としてそれぞれ２
バイトの容量を有し、後述するように例として基本タイ
マ回路３がタイマ値＝１００となったときに、タイマ値
の出力を開始するように構成される。

【００２１】また、ＣＰＵ２には、例としてＲＡＭ（書
込み読出し自在なメモリ）などからなり、ＣＰＵ２の後
述する動作において用いられるワークメモリ５と、各軸
の各相の駆動電流を発生させるに必要な割込タイミング
とビットデータとを出力するメモリ或いはゲート回路な
どから構成されるデータ出力部であるテーブル６とが接
続されている。ロボットを用いる作業者は、ロボットの
移動経路に対応して、各軸の移動速度、移動方向、およ
び移動距離を制御装置１に入力すると、これらのデータ
はワークメモリ５に記憶され、前記テーブル６によって
各軸毎のモータに供給されるＡ相、Ａバー相、Ｂ相、お
よびＢバー相の各駆動電流を発生させるための割込タイ
ミングのデータであるタイマ値と、モータの回転速度に
対応する情報を含むビットデータとに換算されて前記テ
ーブル６からワークメモリ５に出力され、後述する信号
処理を経て、前記駆動信号がＣＰＵ２からＸ軸用の駆動
回路７Ｘに入力される。駆動回路７Ｘからは前記Ａ相、
Ａバー相、Ｂ相、およびＢバー相の各駆動電流が発生さ
れ、Ｘ軸用のモータ８Ｘに供給される。前記Ｙ軸に関し
ても、駆動回路７Ｙが設けられ、駆動回路７Ｙからの前
記各相の駆動電流は、Ｙ軸用のモータ８Ｙに供給され
る。前記ＣＰＵ２、基本タイマ回路２、各イベント発生
タイマ４、ワークメモリ５およびテーブル６を含んで信
号処理部１１が構成される。

【００２２】図２は本実施例の制御装置１の例としてＸ
軸に関する制御動作を説明するためのデータ入出力状態
を示すブロック図である。以下、図２を参照して、制御
装置１の電気的構成の詳細について説明する。前記ワー
クメモリ５には、Ｘ軸のＡ相用のタイマ値処理部９Ｘ
Ａ、およびイベントレジスタ１０ＸＡが設けられ、Ｂ相
用のタイマ値処理部９ＸＢ、およびイベントレジスタ１
０ＸＢが設けられる。タイマ値処理部９ＸＡ、９ＸＢで
は、後述するようにテーブル６からの割込発生タイマ値
および基本タイマ値が入力され、両者の一致が比較され
る。Ｙ軸に関しても同様な構成が備えられる。以下、タ
イマ値処理部９ＸＡ、９ＸＢ、およびイベントレジスタ
１０ＸＡ、１０ＸＢを総称して、参照符号９、１０で示
す場合がある。

【００２３】図３は制御装置１の動作を説明するフロー
チャートである。以下、図１〜図３を参照して、本実施
例の動作について説明する。本実施例のステッピングモ
ータ（以下、モータと略す場合がある）８Ｘ、８Ｙに
は、例としてＡ相、Ａバー相、Ｂ相、およびＢバー相の
各駆動電流が供給されて、所定の機械角毎にステップ状
に回転される。ここで、前記Ａバー相およびＢバー相
は、Ａ相およびＢ相の駆動電流の位相がそれぞれ１８０
°反転された位相の電流である。また、モータ８Ｘ、８
Ｙの正方向或いは逆方向の回転方向に従って、Ａ相の駆
動電流のつぎにＢ相の駆動電流が発生され、或いはＢ相
の駆動電流のつぎにＡ相の駆動電流が発生される。モー
タ８Ｘ、８Ｙを駆動するために用いられている駆動回路
７Ｘ、７Ｙにおいて、複数のスイッチング素子がオン／
オフされ、前記各相の駆動電流がモータ８Ｘ、８Ｙの回
転方向に従って前述の順に発生される。前記複数のスイ
ッチング素子をオン／オフするパルス状の駆動信号は、
前記信号処理部１１から発生され、モータの回転速度に
対応したパルス幅を有している。

【００２４】図３のステップａ１で例としてＸ軸のモー
タ８Ｘが起動される。ステップａ２において、基本タイ
マ３からの基本タイマ値をタイマ値処理部９ＸＡ、９Ｘ
Ｂにセットする。ステップａ３において、現在、モータ
８Ｘに供給されている駆動電流の相の状態を読み込む。
これは、前述したように、モータ８Ｘの回転方向によっ
ては、Ａ相或いはＢ相のいずれが先に発生されるかが異
なるためである。以下の説明ではＡ相からＢ相の順に駆
動電流が発生される場合を例とする。ステップａ４で、
最初に割込が発生される軸の相に対応する前記入力され
たモータ８Ｘの速度、回転方向、および回転量のデータ
がテーブル６に供給され、前記速度情報を含むビットデ
ータ、および、各駆動信号を発生させるための割込タイ
ミングを定める割込タイマ値（例としてタイマ値＝１０
０）が発生される。ビットデータは、前記イベントレジ
スタ１０ＸＡにセットされ、割込タイマ値は、タイマ値
処理部９ＸＡおよびイベント発生タイマ４ＸＡにセット
される。

【００２５】ステップａ５では、タイマ値処理部９ＸＡ
にセットされた前記割込タイマ値と、基本タイマ２の基
本タイマ値との一致が待機され、一致したときイベント
割込が実行される。このとき、ステップａ６で、前記イ
ベント発生タイマ４ＸＡからタイマ値がイベントレジス
タ１０ＸＡに出力され、これに基づいて、該イベントレ
ジスタ１０ＸＡから前記ビットデータが出力される。こ
のビットデータは、駆動回路７Ｘに出力され、Ａ相およ
びＡバー相の駆動電流が発生され、モータ８Ｘに供給さ
れる。

【００２６】また、このイベント発生タイマ４ＸＡの動
作中に、次回に制御されるＢ相の駆動信号を発生させる
ため、モータ８Ｘの速度、回転方向、および回転量のデ
ータがテーブル６に供給され、前記速度情報を含むＢ相
に関するビットデータ、および、割込タイマ値が発生さ
れる。ビットデータは図２に示されるように、前記イベ
ントレジスタ１０ＸＢにセットされ、割込タイマ値は、
タイマ値処理部９ＸＢおよびイベント発生タイマ４ＸＢ
にセットされる。ステップａ７では、Ｘ軸のモータ８Ｘ
が停止しているかどうかが判断される。停止でなけれ
ば、以下、ステップａ５、ａ６の処理が繰り返し実行さ
れる。ステップａ７で、Ｘ軸のモータ８Ｘが停止してい
ることが判断されると、ステップａ８でイベント割込を
禁止して処理は終了する。

【００２７】一方、本実施例の制御装置１において、Ｃ
ＰＵ２を用いる外部の制御機器との通信割込、および、
外部の制御機器からの割込指示に対応して発生する外部
割込は、前記基本タイマ３、或いは、各軸のモータの制
御に用いられないイベント発生タイマ４を用いて行なわ
れる。前記通信割込は、ＣＰＵ２による外部の制御機器
との通信動作を、通信が必要となったタイミングで例と
して基本タイマ３を用いて割込を行い、基本タイマ３の
所定のタイマ時間に亘って出力される基本タイマ出力に
基づいて通信を行う割込処理である。また、前記外部割
込は、外部の制御機器からの割込指示に対応して、例と
して基本タイマ３の所定のタイマ時間に亘る基本タイマ
出力で、外部からの割込指示に対応する処理を行う割込
処理である。

【００２８】このような通信割込、或いは外部割込が実
行されている期間に、駆動電流の発生のための割込タイ
ミングとなった場合、駆動電流の発生のための割込処理
は、前記イベント発生タイマ４などを用いて、通信割込
或いは外部割込と独立に実行される。従って、駆動電流
の発生のための割込処理は、前記ロボットの移動経路に
沿う所定のタイミングからずれることなく実行される。

【００２９】このような処理が、Ｙ軸に関しても同様に
実行され、前記２軸のロボットは、予め設定された移動
経路に従って移動される。

【００３０】以上のように、本実施例では、個々の相に
関する割込処理は、複数のイベント発生タイマ４からの
タイマ値出力を用いるイベント割込でそれぞれ行われる
ので、各相毎の駆動電流を発生させる処理を行なう場合
に、基本タイマ３からのタイマ値出力で処理を行なう必
要が解消され、基本タイマ３のタイマ動作が各相の割込
処理期間において、それぞれ占有される事態が解消され
る。

【００３１】また、一つの割込処理に続く次回の割込に
必要な前記タイマ値およびビットデータのワークメモリ
５およびイベント発生レジスタ４へのセットは、該一つ
の割込処理と並行してワークメモリ５の他の領域および
他のイベント発生レジスタ４へ対して行われる。これに
より、１回の割込処理期間中に次回の割込が発生した場
合でも、この次回の割込の発生タイミングと割込処理に
必要な前記タイマ値やビットデータのセット動作のタイ
ミングとの間にタイミングのずれが生じる事態が解消さ
れる。

【００３２】また、一つの割込処理が必要なタイミング
において、他の一つ或いは複数の割込処理が実行されて
いる場合でも、新たな割込処理を、前述したように、動
作中のタイマ値処理部９、イベントレジスタ１０、およ
び動作中のイベント発生タイマ４以外のイベント発生タ
イマ４を用いて実行できる。従って、駆動電流の発生の
ための割込が必要なタイミングと実際に割込処理が実行
されるタイミングとの間にタイミングのずれが生じる事
態の発生を防止することができる。

【００３３】以上のように、本実施例において、割込が
必要なタイミングと実際に割込処理が実行されるタイミ
ングとの間にタイミングのずれが生じる事態が解消され
るので、モータ８に供給される駆動電流の発生タイミン
グにずれを生じることがなく、モータ８の回転に脱調を
生じせしめることなく、モータ８を適正な回転状態に維
持することができる。

【００３４】上記実施例で説明された構成は、本発明の
一実施例を示すものであり、本発明の範囲を限定するも
のではない。本発明は、本発明の精神を逸脱しない範囲
の広範囲の変形例を含むものである。

【００３５】

【発明の効果】以上のように請求項１および請求項２の
発明に従えば、複数のイベントタイマおよびビットデー
タ記憶部を用いて、一つの割込処理の終了以前に他の割
込処理が必要なタイミングとなった場合でも、対応する
イベントタイマの起動、および対応するビットデータ記
憶部からのビットデータの出力とを実行することができ
るので、各相毎の駆動信号を発生させる処理を行なう場
合に、前記基本タイマ回路からのタイマ出力で処理を行
なう必要が解消され、基本タイマ回路のタイマ動作が各
相の割込処理期間において、それぞれ占有される事態が
解消される。

【００３６】また、１回の割込処理期間中に次回の割込
が発生した場合、他のイベントタイマからのタイマ出力
を用いて、次回の割込の発生と同時に、この次回の割込
処理のためのタイマ値やビットデータのワークメモリへ
のセット動作を行なうことができる。従って、この次回
の割込の発生タイミングと割込処理に必要な前記タイマ
値やビットデータのセット動作のタイミングとの間にタ
イミングのずれが生じてしまう事態が解消される。

【００３７】また、一つの割込処理が必要なタイミング
において、他の一つ或いは複数の割込処理が実行されて
いる場合でも、新たな割込処理を、前述したように、動
作中のビットデータ記憶部以外のビットデータ記憶部、
および動作中のイベントタイマ以外のイベントタイマを
用いて実行できる。従って、割込が必要なタイミングと
実際に割込処理が実行されるタイミングとの間にタイミ
ングのずれが生じる事態の発生を防止することができ
る。

【００３８】このように、本発明において、割込が必要
なタイミングと実際に割込処理が実行されるタイミング
との間にタイミングのずれが生じる事態が解消されるの
で、モータに供給される駆動電流の発生タイミングにず
れを生じることがなく、モータの回転に脱調を生じせし
めることなく、モータを適正な回転状態に維持すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例の制御装置１の電気的構成を
示すブロック図である。

【図２】本実施例のデータ入出力状態を説明するブロッ
ク図である。

【図３】本実施例の動作を説明するフローチャートであ
る。

【図４】従来技術の問題点を説明する図である。

【符号の説明】

１ 制御装置 ２ ＣＰＵ ３ 基本タイマ ４ イベント発生タイマ ５ ワークメモリ ６ テーブル ７ 駆動回路 ８ モータ ９ タイマ値処理部 １０ イベントレジスタ １１ 信号処理部

Claims (2)

【特許請求の範囲】
1. 【請求項１】駆動信号発生部からの複数相の駆動信号で
   回転駆動されるモータの駆動状態を制御するモータの制
   御方法であって、 基本タイマからの基本タイマ値を比較部にセットするス
   テップと、 各駆動信号を発生させるための割込タイミングを定める
   割込タイマ値と、各駆動信号毎の速度情報を有するビッ
   トデータとを出力するデータ出力部から、該割込タイマ
   値を複数のイベントタイマのいずれか一つおよび該比較
   部にセットするステップと、 該データ出力部から該ビットデータが複数のビットデー
   タ記憶部のいずれか一つにセットされるステップと、 該比較部において、該基本タイマ値と該割込タイマ値と
   が一致したとき、該いずれか一つのイベントタイマが起
   動されると共に、該いずれか一つのイベントタイマから
   のイベントタイマ出力に基づいて該いずれか一つのビッ
   トデータ記憶部から該ビットデータが該駆動信号発生部
   に出力されるステップと、 該イベントタイマの動作中に、次回に制御される相の駆
   動信号を発生させるための割込タイミングを定める割込
   タイマ値を該データ出力部から該複数のイベントタイマ
   の他のいずれか一つおよび該比較部にセットするステッ
   プと、 該次回に制御される相の駆動信号の速度情報を有する該
   ビットデータを、該データ出力部から該複数のビットデ
   ータ記憶部の他のいずれか一つにセットさせるステップ
   とを含むモータの制御方法。
2. 【請求項２】複数相の駆動信号で回転駆動されるモータ
   の駆動状態を制御するモータの制御装置であって、 各相毎の駆動信号を発生する駆動信号発生部と、 各駆動信号を発生させるための割込タイミングを定める
   割込タイマ値と、各駆動信号毎の速度情報を有するビッ
   トデータとを出力するデータ出力部と、 基本タイマ値を出力する基本タイマと、 該割込タイマ値と該基本タイマ値とを比較する比較部
   と、 該比較部において該割込タイマ値と該基本タイマ値とが
   一致したとき、イベントタイマ出力を出力する各相毎に
   設けられる複数のイベントタイマと、 該ビットデータを記憶し、該複数のイベントタイマのい
   ずれか一つからのイベントタイマ出力に基づいて該ビッ
   トデータを駆動信号発生部に出力する複数のビットデー
   タ記憶部とを備えるモータの制御装置。