JPH08168297A - パルス発生装置およびモータ駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 複雑なハードウエア構成を必要とせず、かつ
ソフトウエアの負担が軽減され、しかもパルス信号の周
波数を高い周波数まで任意のパターンに変化させること
ができるパルス発生装置を提供することである。 【構成】 カウンタ６はパルス発生器３から出力される
パルス信号ＰＬＳのパルス数をカウントする。第１のコ
ンパレータ５はカウンタ６のカウント値ＣＴを第１のレ
ジスタ４に設定された出力パルス数Ｐ１と比較し、第２
のコンパレータ７はカウンタ６のカウント値ＣＴを第２
のレジスタ８に設定された変更準備用パルス数Ｐ２と比
較する。ＣＰＵ１は第２のコンパレータ７からの第２の
一致信号Ｍ２に応答して次の分周比ｆ、出力パルス数Ｐ
１および変更準備用パルス数Ｐ２の準備を開始し、第１
のコンパレータ５からの第１の一致信号Ｍ１に応答して
準備された分周比ｆ、出力パルス数Ｐ１および変更準備
用パルス数Ｐ２を設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス信号を発生する
パルス発生装置およびモータ駆動装置に関する。

【０００２】

【従来の技術】パルスモータ（ステッピングモータ）
は、パルス発生装置から発生されるパルス信号により駆
動され、パルス信号の周波数に対応する回転速度でパル
ス信号のパルス数に対応する角度だけ回転する。したが
って、パルスモータの速度制御を行うためには、パルス
信号の周波数およびパルス数を制御する必要がある。

【０００３】通常、図９に示すように、パルスモータの
起動時にはパルス信号の周波数を徐々に上昇させて回転
速度を徐々に上昇させ、パルスモータの回転速度が所定
の速度に達するとパルス信号の周波数を一定にして回転
速度を一定にし、パルスモータの停止時にはパルス信号
の周波数を徐々に低下させて回転速度を徐々に低下させ
る。このような制御を台形制御と呼ぶ。台形制御により
パルスモータの起動が可能となり、また停止時にパルス
モータの脱調が防止される。図９に示した基本的な台形
制御を組み合わせることにより種々のパターンの多段台
形制御が可能となる。

【０００４】ハードウエアのみにより構成された従来の
パルス発生装置では、パルス信号を一定の加減速パター
ンでしか変化させることができない。そこで、各種の速
度曲線の加減速パターンデータを記憶するパターンメモ
リを用いた加減速パルス発生装置が提案されている。こ
の加減速パルス発生装置は、パターンメモリに記憶され
た加減速パターンデータを順次読み出し、並直列変換回
路により直列データに変換してパルス信号として出力す
るものである。

【０００５】また、パルス間隔に対応する計数値データ
と加減速モードまたは定速モードの別を示すビットデー
タとを記憶するメモリを用いたパルスモータ制御装置が
提案されている。このパルスモータ制御装置は、メモリ
から計数値データおよびビットデータを読み出し、計数
値データおよびビットデータに基づいてカウンタからパ
ルス信号を出力するものである。

【０００６】一方、周波数およびパルス数を加減速テー
ブルとして記憶するメモリを用いたステップモータの速
度制御装置が提案されている。この速度制御装置は、Ｃ
ＰＵ（中央演算処理装置）によりメモリに記憶された周
波数およびパルス数を順次読み出し、読み出された周波
数およびパルス数に基づいて分周器およびカウンタによ
りパルス信号を発生するものである。

【０００７】

【発明が解決しようとする課題】上記の従来の加減速パ
ルス発生装置では、パターンメモリに記憶されたビット
データを読み出してパルス信号として出力するためにハ
ードウエアにより構成された種々の回路が用いられる。
また、同様に、上記の従来のパルスモータ制御装置で
は、メモリに記憶された計数値データおよびビットデー
タを読み出してパルス信号を発生するためにハードウエ
アにより構成された種々の回路が用いられる。

【０００８】このように、これらの加減速パルス発生装
置およびパルスモータ制御装置では、ＣＰＵの処理によ
ることなくパルス信号を発生することができるので、Ｃ
ＰＵの負荷が軽減される。また、メモリに種々のパター
ンのデータを記憶させることにより種々の加減速パター
ンで速度制御を行うことができる。

【０００９】しかしながら、回路構成が複雑となり、コ
ストが高くなるという問題がある。また、加減速パター
ンが増加するに従って必要なメモリの容量が増大するの
で、記憶させる加減速パターンの量には限界がある。

【００１０】一方、上記の従来の速度制御装置では、Ｃ
ＰＵの処理によりメモリから所定の周波数およびパルス
数を読み出し、読み出した分周比およびパルス数を分周
器およびカウンタにそれぞれ設定することにより所望の
加減速パターンで速度制御を行うことができる。

【００１１】しかしながら、メモリから分周比およびパ
ルス数を読み出してそれぞれ分周器およびカウンタに設
定するためにある程度の時間がかかるので、周波数の切
換えに時間がかかる。そのため、その速度制御装置はパ
ルスモータの高速制御には用いることができない。ま
た、メモリから分周比およびパルス数を読み出すときに
は、ＣＰＵは他の処理を中断しなければならない。した
がって、ソフトウエアの負担が大きいという問題があ
る。

【００１２】一方、図９に示すように、所定の加減速パ
ターンに従ってパルスモータを駆動しているときに任意
の外部停止信号に応答してパルスモータを停止させる場
合には、脱調を防止するために破線で示すようにパルス
モータを徐々に減速して停止させる必要がある。主とし
てソフトウエアでパルス信号の周波数を制御する場合、
ソフトウエアの負担を軽減するために、予め加減速パタ
ーンを計算し、その加減速パターンに従ってパルス信号
の周波数を制御することがある。そのような場合、外部
停止信号に応答してパルスモータを減速停止させるため
には、周波数がその時点での周波数から徐々に低下する
ように加減速パターンを再計算する必要があり、大きな
応答遅延を生じるという問題がある。

【００１３】本発明の目的は、複雑なハードウエア構成
を必要とせず、かつソフトウエアの負担が軽減され、し
かもパルス信号の周波数を高い周波数まで任意のパター
ンに変化させることができるパルス発生装置を提供する
ことである。

【００１４】本発明の他の目的は、予め算出された加減
速パターンに従ってパルスモータを駆動する場合に、任
意の所定信号の入力時にソフトウエアに負担をかけるこ
となくパルスモータを容易に減速停止させることができ
るパルス信号発生装置を提供することである。

【００１５】

【課題を解決するための手段】

（１）第１の発明 第１の発明に係るパルス発生装置は、パルス信号発生手
段、計数手段、第１の記憶手段、第２の記憶手段、第１
の比較手段、第２の比較手段および処理手段を備える。

【００１６】パルス信号発生手段は、クロック信号を設
定された分周比に分周してパルス信号を出力する。計数
手段は、パルス信号発生手段から出力されるパルス信号
のパルス数を計数する。第１の記憶手段は、パルス信号
発生手段により出力されるべきパルス数を第１のパルス
数として記憶する。第２の記憶手段は、第１のパルス数
よりも少ない所定のパルス数を第２のパルス数として記
憶する。

【００１７】第１の比較手段は、計数手段により計数さ
れたパルス数を第１の記憶手段に記憶された第１のパル
ス数と比較し、計数されたパルス数が第１のパルス数と
一致したときに第１の一致信号を出力する。第２の比較
手段は、計数手段により計数されたパルス数を第２の記
憶手段に記憶された第２のパルス数と比較し、計数され
たパルス数が第２のパルス数と一致したときに第２の一
致信号を出力する。

【００１８】処理手段は、第２の比較手段から出力され
た第２の一致信号に応答して次の分周比および次の第１
および第２のパルス数の準備を開始し、第１の比較手段
から出力された第１の一致信号に応答してパルス信号発
生手段に設定された分周比を準備された次の分周比に更
新しかつ第１および第２の記憶手段にそれぞれ記憶され
た第１および第２のパルス数を準備された次の第１およ
び第２のパルス数にそれぞれ更新する。

【００１９】ここで、準備とは、次の分周比および次の
第１および第２のパルス数を得るための処理をいい、次
の分周比および次の第１および第２のパルス数を計算に
より求める場合にはその計算を意味し、次の分周比およ
び次の第１および第２のパルス数を記憶手段からデータ
を読み出すことにより得る場合にはデータの読み出しを
意味する。

【００２０】（２）第２の発明 第２の発明に係るパルス発生装置は、第１の発明に係る
パルス発生装置の構成において、パルス周波数およびパ
ルス数に関するデータを記憶する第３の記憶手段をさら
に備えたものである。処理手段は、第３の記憶手段に記
憶されたデータに基づいて、パルス信号発生手段に設定
されるべき分周比および第１および第２の記憶手段に記
憶されるべき第１および第２のパルス数を準備する。

【００２１】（３）第３の発明 第３の発明に係るモータ駆動装置は、パルス信号発生手
段、計数手段、第１の記憶手段、第２の記憶手段、第１
の比較手段、第２の比較手段および処理手段を備える。

【００２２】パルス信号発生手段は、クロック信号を設
定された分周比に分周してモータを駆動するためのパル
ス信号を出力する。計数手段は、パルス信号発生手段か
ら出力されるパルス信号のパルス数を計数する。第１の
記憶手段は、パルス信号発生手段により出力されるべき
パルス数を第１のパルス数として記憶する。第２の記憶
手段は、第１のパルス数よりも少ない所定のパルス数を
第２のパルス数として記憶する。

【００２３】第１の比較手段は、計数手段により計数さ
れたパルス数を第１の記憶手段に記憶された第１のパル
ス数と比較し、計数されたパルス数が第１のパルス数と
一致したときに第１の一致信号を出力する。第２の比較
手段は、計数手段により計数されたパルス数を第２の記
憶手段に記憶された第２のパルス数と比較し、計数され
たパルス数が第２のパルス数と一致したときに第２の一
致信号を出力する。

【００２４】処理手段は、第２の比較手段から出力され
た第２の一致信号に応答して次の分周比および次の第１
および第２のパルス数の準備を開始し、第１の比較手段
から出力された第１の一致信号に応答してパルス信号発
生手段に設定された分周比を準備された次の分周比に更
新しかつ第１および第２の記憶手段にそれぞれ記憶され
た第１および第２のパルス数を準備された次の第１およ
び第２のパルス数にそれぞれ更新する。

【００２５】（４）第４の発明 第４の発明に係るモータ駆動装置は、第３の発明に係る
モータ駆動装置の構成において、パルス周波数およびパ
ルス数に関するデータを記憶する第３の記憶手段をさら
に備えたものである。処理手段は、第３の記憶手段に記
憶されたデータに基づいて、パルス信号発生手段に設定
されるべき分周比および第１および第２の記憶手段に記
憶されるべき第１および第２のパルス数を準備する。

【００２６】（５）第５の発明 第５の発明に係るパルス発生装置は、パルスモータを駆
動するためのパルス信号を発生するためのパルス発生装
置であって、記憶手段、第１のアドレス指示手段、第２
のアドレス指示手段、読み出し手段、パルス信号発生手
段および設定手段を備える。

【００２７】記憶手段は、パルス周波数およびパルス数
に関するデータからなりかつ互いに対称的な加速部分お
よび減速部分を有する加減速パターンを記憶する。第１
のアドレス指示手段は、記憶手段のアドレスを所定の初
期値から増加する方向に順次指し示す。第２のアドレス
指示手段は、記憶手段のアドレスを第１のアドレス指示
手段に同期して所定の最終値から減少する方向に順次指
し示す。

【００２８】読み出し手段は、第１のアドレス指示手段
により指し示されたアドレスから順次データを読み出
す。パルス信号発生手段は、読み出し手段により読み出
されたデータに基づいてパルス信号を発生する。設定手
段は、第２のアドレス指示手段の値が第１のアドレス指
示手段の値よりも大きいときに、所定信号に応答して第
２のアドレス指示手段の値を第１のアドレス指示手段に
設定する。

【００２９】

【作用】第１および第２の発明に係るパルス発生装置に
おいては、パルス信号発生手段から出力されるパルス信
号のパルス数が実際に出力されるべきパルス数よりも少
ない第２のパルス数に一致したときに第２の比較手段か
ら第２の一致信号が出力され、第２の一致信号に応答し
て次の分周比および次の第１および第２のパルス数の準
備が開始される。

【００３０】その後、パルス信号発生手段から出力され
るパルス信号のパルス数が実際に出力されるべきパルス
数である第１のパルス数に一致したときに第１の比較手
段から第１の一致信号が出力され、第１の一致信号に応
答してパルス信号発生手段に設定された分周比が既に準
備された次の分周比に更新され、かつ第１および第２の
記憶手段にそれぞれ記憶された第１および第２のパルス
数が既に準備された次の第１および第２のパルス数にそ
れぞれ更新される。

【００３１】このように、周波数の変更時点よりも所定
時間前の時点で次に設定すべき分周比およびパルス数の
準備を開始することができる。したがって、周波数の変
更時に既に準備された分周比およびパルス数を速やかに
設定することができ、パルス信号の周波数の切換えを高
速に行うことができる。また、処理手段が周波数の変更
時に他の処理をしている場合でも、その処理を中断して
次に設定すべき分周比およびパルス数を準備する必要が
なくなる。

【００３２】特に、第２の発明に係るパルス発生装置に
おいては、第２の一致信号に応答して、第３の記憶手段
に記憶されたデータの読み出しが開始された後、読み出
されたデータに基づいての分周比ならびに第１および第
２のパルス数が得られ、第１の一致信号に応答して、既
に得られた分周比ならびに第１および第２のパルス数が
設定される。

【００３３】第３および第４の発明に係るモータ駆動装
置においては、第１および第２の発明に係るパルス発生
装置と同様に、周波数の変更時点よりも所定時間前の時
点で次に設定すべき分周比およびパルス数の準備を開始
することができる。したがって、周波数の変更時に既に
準備された分周比およびパルス数を速やかに設定するこ
とができ、パルス信号の周波数の切換えを高速に行うこ
とができる。また、処理手段が周波数の変更時に他の処
理をしている場合でも、その処理を中断して次に設定す
べき分周比およびパルス数を準備する必要がなくなる。

【００３４】特に、第４の発明に係るモータ駆動装置に
おいては、第２の一致信号に応答して、第３の記憶手段
に記憶されたデータの読み出しが開始された後、読み出
されたデータに基づいての分周比ならびに第１および第
２のパルス数が得られ、第１の一致信号に応答して、既
に得られた分周比ならびに第１および第２のパルス数が
設定される。

【００３５】第５の発明に係るパルス発生装置において
は、通常は、第１のアドレス指示手段が記憶手段のアド
レスを初期値から順次増加する方向に指し示し、第１の
アドレス指示手段により指し示されたアドレスから順次
データが読み出される。それにより、記憶手段に記憶さ
れた加減速パターンに従ってパルス信号の周波数が制御
される。

【００３６】一方、第２のアドレス指示手段は、第１の
アドレス指示手段とは逆に、記憶手段のアドレスを最終
値から順次減少する方向に指し示す。第２のアドレス指
示手段の値が第１のアドレス指示手段の値よりも大きい
とき、すなわち加減速パターンの加速部分が読み出され
ているときに所定信号が与えられると、第２のアドレス
指示手段の値が第１のアドレス指示手段に設定される。
このとき、第２のアドレス指示手段は、加減速パターン
の減速部分のアドレスを指し示している。

【００３７】したがって、第１のアドレス指示手段は、
記憶手段のアドレスを第２のアドレス指示手段により指
し示されたアドレスから順次増加する方向に指し示し、
第１のアドレス指示手段により指し示されたアドレスか
ら順次データが読み出される。その結果、加減速パター
ンの減速部分が順に読み出され、パルス信号の周波数が
所定信号が与えられた時点での周波数から漸次低下す
る。

【００３８】第２のアドレス指示手段の値が第１のアド
レス指示手段の値よりも小さいとき、すなわち加減速パ
ターンの減速部分が読み出されているときに所定信号が
与えられると、引き続いて、第１のアドレス指示手段に
より指し示されたアドレスから順次データが読み出され
る。それにより、引き続いて加減速パターンの減速部分
が順に読み出され、パルス信号の周波数が低下する。

【００３９】

【実施例】図１は本発明の一実施例によるパルス発生装
置の構成を示すブロック図である。図１において、パル
ス発生装置１０は、ＣＰＵ１、メモリ２、パルス発生器
３、第１のレジスタ４、第１のコンパレータ５、カウン
タ６、第２のコンパレータ７および第２のレジスタ８を
含む。

【００４０】メモリ２には、パルス信号の周波数および
パルス数に関するデータからなる加減速パターンが記憶
される。周波数に関するデータは、周波数または分周比
を示している。ＣＰＵ１は、メモリ２に記憶された加減
速パターンに基づいて、パルス発生器３に分周比ｆを順
次設定する。また、ＣＰＵ１は、メモリ２に記憶された
加減速パターンに基づいて、第１のレジスタ４にパルス
発生器３により出力されるべきパルス数（以下、出力パ
ルス数と呼ぶ）Ｐ１を順次設定するとともに、第２のレ
ジスタ８に出力パルス数Ｐ１よりも少ない所定のパルス
数（以下、変更準備用パルス数と呼ぶ）Ｐ２を順次設定
する。なお、出力パルス数Ｐ１と変更準備用パルス数Ｐ
２との差は、パルス信号ＰＬＳの周波数が高い程大きく
設定することが好ましい。

【００４１】パルス発生器３は、クロック信号発生回路
（図示せず）から与えられるクロック信号ＣＬＫを設定
された分周比ｆに分周してパルス信号ＰＬＳとして出力
する。パルス発生器３から出力されるパルス信号ＰＬＳ
はモータドライバ２０を介してパルスモータ３０に与え
られるとともに、カウンタ６に与えられる。カウンタ６
は、パルス発生器３から出力されるパルス信号ＰＬＳの
パルス数をカウントし、カウント値ＣＴを出力する。

【００４２】第１のコンパレータ５は、カウンタ６から
出力されたカウント値ＣＴを第１のレジスタ４に設定さ
れた出力パルス数Ｐ１と比較し、それらが一致したとき
に第１の一致信号Ｍ１をＣＰＵ１およびカウンタ６に出
力する。第２のコンパレータ７は、カウンタ６から出力
されたカウント値ＣＴを第２のレジスタ８に設定された
変更準備用パルス数Ｐ２と比較し、それらが一致したと
きに第２の一致信号Ｍ２をＣＰＵ１に出力する。

【００４３】カウンタ６は、第１のコンパレータ５から
の第１の一致信号Ｍ１によりリセットされる。なお、Ｃ
ＰＵ１からソフトウエア上で得られる信号によりカウン
タ６をリセットしてもよい。

【００４４】次に、図２および図３のフローチャートを
参照しながら図１のパルス発生装置１０の動作を説明す
る。図２はパルス発振の起動動作を示すフローチャート
である。まず、ＣＰＵ１は、出力パルス数Ｐ１を第１の
レジスタ４に設定し（ステップＳ１）、変更準備用パル
ス数Ｐ２を第２のレジスタ８に設定する（ステップＳ
２）。さらに、ＣＰＵ１は、分周比ｆをパルス発生器３
に設定し（ステップＳ３）、発振許可信号ＥＮを許可状
態にすることによりパルス発生器３にパルス発振を許可
する（ステップＳ４）。それにより、パルス発生器３
は、クロック信号ＣＬＫを設定された分周比ｆで分周し
てパルス信号ＰＬＳを出力する。

【００４５】カウンタ６は、パルス発生器３から出力さ
れるパルス信号ＰＬＳのパルス数をカウントし、カウン
ト値ＣＴを出力する。第１のコンパレータ５は、カウン
タ６から出力されたカウント値ＣＴを第１のレジスタ４
に設定された出力パルス数Ｐ１と比較し、第２のコンパ
レータ７は、カウンタ６から出力されたカウント値ＣＴ
を第２のレジスタ８に設定された変更準備用パルス数Ｐ
２と比較する。

【００４６】図３は周波数の変更動作を示すフローチャ
ートである。第２のコンパレータ７から第２の一致信号
Ｍ２が出力されると、ＣＰＵ１に割込信号が与えられ
る。それにより、周波数の変更処理が開始される。ＣＰ
Ｕ１は、メモリ２に記憶された加減速パターンに基づい
て、第１のレジスタ４に次に設定すべき出力パルス数Ｐ
１を求めるとともに（ステップＳ５）、第２のレジスタ
８に次に設定すべき変更準備用パルス数Ｐ２を求め（ス
テップＳ６）、さらに、パルス発生器３に次に設定すべ
き分周比ｆを求める（ステップＳ７）。

【００４７】その後、第１のコンパレータ５から第１の
一致信号Ｍ１が出力されると（ステップＳ８）、ＣＰＵ
１は、パルス発振を終了するかどうかを判別する（ステ
ップＳ９）。パルス発振を終了しない場合には、ＣＰＵ
１は、第１のレジスタ４に既に求めた出力パルス数Ｐ１
を設定し（ステップＳ１０）、第２のレジスタ８に既に
求めた変更準備用パルス数Ｐ２を設定し（ステップＳ１
１）、さらに、パルス発生器３に既に求めた分周比ｆを
設定し（ステップＳ１２）、割込処理を終了する。

【００４８】ＣＰＵ１は、第２の一致信号Ｍ２による割
込信号が与えられるごとにステップＳ５〜Ｓ１２の処理
を行う。それにより、パルス発生器３から出力されるパ
ルス信号ＰＬＳの周波数が速やかに切り換えられる。ス
テップＳ９において、パルス発振を終了する場合には、
ＣＰＵ１は、発振許可信号ＥＮを禁止状態にすることに
よりパルス発生器３のパルス発振を停止する（ステップ
Ｓ１３）。なお、ＣＰＵ１は、割込信号が与えられたと
きに行っている処理を中断すべきでない場合には、割込
を禁止する。

【００４９】本実施例のパルス発生装置１０において
は、パルス信号ＰＬＳの周波数の切換え時点よりも所定
時間前の時点で次の分周比ｆおよび次の出力パルス数Ｐ
１の準備が開始されるので、パルス信号ＰＬＳの周波数
の切換え時点で速やかにパルス発生器３および第１のレ
ジスタ４にそれぞれ次の分周比ｆおよび次の出力パルス
数Ｐ１を設定することができる。

【００５０】例えば、周波数の切換え時点で次の分周比
ｆおよび次の出力パルス数Ｐ１を求める処理よりも優先
度の低い他の処理を行っていた場合でも、他の処理を中
断する必要がなくなる。また、周波数の切換え時点で次
の分周比ｆおよび次の出力パルス数Ｐ１を求める処理よ
りも優先度の高い他の処理を行っていた場合に他の処理
により次の分周比ｆおよび次の出力パルス数Ｐ１を求め
る処理が待たされることがなくなる。

【００５１】したがって、ソフトウエアの負担が軽減さ
れ、かつ簡単なハードウエア構成で高速にパルス信号Ｐ
ＬＳの周波数を切り換えることが可能となる。なお、分
周比ｆ、出力パルス数Ｐ１および変更準備用パルス数Ｐ
２の準備期間は、次の分周比ｆ、出力パルス数Ｐ１およ
び変更準備用パルス数Ｐ２を求めるために必要な時間に
優先度の高い処理の実行時間を加えた時間よりも大きく
設定することが好ましい。この準備期間は、出力パルス
数Ｐ１と変更準備用パルス数Ｐ２との差ならびにその時
点での周波数で決まることになる。したがって、出力パ
ルス数Ｐ１と変更準備用パルス数Ｐ２との差を調整する
ことにより、準備期間を制御することができる。

【００５２】図４はメモリ２のアドレスを指し示すポイ
ンタおよびメモリ２のアドレスを示す図である。また、
図５はメモリ２に記憶される加減速パターンとアドレス
との関係を示す図である。

【００５３】図４において、ポインタＸにより指し示さ
れるアドレスからパルス信号の周波数およびパルス数に
関するデータが読み出され、ＣＰＵ１に与えられる。ポ
インタＸが指し示すアドレスは、初期アドレスＡ₀ から
最終アドレスＡ_n までデータの読み出しごとに１ずつ増
加する。一方、ポインタＹが指し示すアドレスは、最終
アドレスＡ_n から初期アドレスＡ₀ までポインタＸに同
期して１ずつ減少する。ポインタＸ，Ｙは、ソフトウエ
ア上で設定される。

【００５４】ここでは、図５に示すように、メモリ２の
アドレスＡ₀ 〜Ａ_n に、加速部分Ｆ１と減速部分Ｆ２と
が互いに対称となった加減速パターンが記憶されるもの
とする。

【００５５】次に、図６、図７および図８のフローチャ
ートを参照しながら図１のパルス発生装置１０における
メモリ２の読み出し動作を説明する。図６はパルス発振
起動時のポインタの初期化を示すフローチャートであ
る。まず、ポインタＸの値を初期アドレスＡ₀ に初期設
定し（ステップＳ２１）、ポインタＹの値を最終アドレ
スＡ_n に初期設定した後（ステップＳ２２）、パルス発
振を起動する（ステップＳ２３）。

【００５６】図７は周波数変更時のメモリの読み出し動
作を示すフローチャートである。ＣＰＵ１は、周波数変
更のための割込信号が与えられると、周波数変更のため
の割込処理を開始する。ポインタＸが指し示すアドレス
から次に出力する周波数およびパルス数を読み出す（ス
テップＳ２４）。そして、パルス発振を終了しない場合
には（ステップＳ２５）、パルス信号の周波数を読み出
した周波数に変更する（ステップＳ２６）。その後、ポ
インタＸの値を１つインクリメント（増加）し（ステッ
プＳ２７）、ポインタＹの値を１つデクリメント（減
少）した後（ステップＳ２８）、割込処理を終了する。
パルス発振を終了する場合には（ステップＳ２５）、Ｃ
ＰＵ１はパルス発振を停止させた後（ステップＳ２
９）、割込処理を終了する。

【００５７】図８は外部停止信号入力時のポインタの切
換動作を示すフローチャートである。ＣＰＵ１は、外部
停止信号ＥＳが与えられると、ポインタ切換のための割
込処理を開始する。ポインタＸの値がポインタＹの値よ
りも小さいかどうかを判別する（ステップＳ３０）。ポ
インタＸの値がポインタＹの値よりも小さい場合には、
ポインタＹの値をポインタＸに格納し（ステップＳ３
１）、割込処理を終了する。ステップＳ３０において、
ポインタＸの値がポインタＹの値よりも大きいかまたは
等しい場合には、そのまま割込処理を終了する。その
後、ＣＰＵ１は、周波数変更のための割込信号が与えら
れるごとに図７のステップＳ２４〜Ｓ２９の処理を行
う。

【００５８】図５に示すように、ポインタＸがアドレス
Ａ_k を指し示しているときに外部停止信号ＥＳが与えら
れるものとする。このとき、ポインタＹはアドレスＡ_m
を指し示している。この場合、ポインタＹの値がポイン
タＸに格納される。それにより、ポインタＸの値は順次
インクリメントされながらアドレスＡ_m から最終アドレ
スＡ_n までを指し示すことになる。その結果、パルス信
号の周波数は、外部停止信号ＥＳが与えられた時点での
周波数ｆ_k から徐々に低下することになり、パルスモー
タ３０は徐々に減速して停止する。

【００５９】このように、加減速パターンの加速部分Ｆ
１が読み出されているときに外部停止信号ＥＳが与えら
れると、パルス信号の加減速パターンを再計算すること
なく、パルス信号の周波数がその時点での周波数から加
減速パターンの減速部分Ｆ２に従って徐々に低下するこ
とになるので、パルスモータ３０の応答に遅れが生じな
い。

【００６０】したがって、任意の外部停止信号の入力時
にソフトウエアに負担をかけることなくパルスモータ３
０を容易に減速停止させることができる。なお、上記実
施例のパルス発生装置１０は、ＣＰＵ、メモリ、レジス
タ、カウンタ等を内蔵する汎用のワンチップマイクロコ
ンピュータを用いて実現することもできる。

【００６１】

【発明の効果】第１〜第４の発明によれば、パルス信号
の周波数の変更時点よりも所定時間前の時点で次に設定
すべき分周比およびパルス数の準備を開始することがで
きるので、周波数の変更時に既に準備された分周比およ
びパルス数を速やかに設定することができ、また処理手
段が周波数の変更時に他の処理を行っている場合でも、
その処理を中断して次に設定すべき分周比およびパルス
数を準備する必要がなくなる。

【００６２】したがって、複雑なハードウエアを必要と
せず、かつソフトウエアの負担が軽減され、しかもパル
ス信号の周波数を高い周波数まで任意のパターンに変化
させることができるパルス発生装置が得られる。

【００６３】第５の発明によれば、記憶手段に記憶され
た加減速パターンの加速部分が読み出されているときに
所定信号が与えられると、加減速パターンを再計算する
ことなく、加減速パターンの減速部分が順に読み出さ
れ、パルス信号の周波数がその時点での周波数から漸次
低下する。

【００６４】したがって、任意の所定信号の入力時にソ
フトウエアに負担をかけることなくパルスモータを容易
に減速停止させることができるパルス発生装置が得られ
る。

【図面の簡単な説明】

【図１】本発明の一実施例によるパルス発生装置の構成
を示すブロック図である。

【図２】図１のパルス発生装置におけるパルス発振の起
動動作を示すフローチャートである。

【図３】図１のパルス発生装置における周波数の変更動
作を示すフローチャートである。

【図４】図１のパルス発生装置におけるポインタが指し
示すメモリのアドレスを示す図である。

【図５】図１のパルス発生装置のメモリに記憶されるパ
ルス信号の加減速パターンとアドレスとの関係を示す図
である。

【図６】図１のパルス発生装置におけるパルス発振起動
時のポインタの初期化を示すフローチャートである。

【図７】図１のパルス発生装置における周波数変更時の
メモリの読み出し動作を示すフローチャートである。

【図８】図１のパルス発生装置における外部停止信号入
力時のポインタの切換動作を示すフローチャートであ
る。

【図９】台形制御における加減速パターンを示す図であ
る。

【符号の説明】

１ ＣＰＵ ２ メモリ ３ パルス発生器 ４ 第１のレジスタ ５ 第１のコンパレータ ６ カウンタ ７ 第２のコンパレータ ８ 第２のレジスタ １０ パルス発生装置 ３０ パルスモータ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 クロック信号を設定された分周比に分周
   してパルス信号を出力するパルス信号発生手段と、 前記パルス信号発生手段から出力されるパルス信号のパ
   ルス数を計数する計数手段と、 前記パルス信号発生手段により出力されるべきパルス数
   を第１のパルス数として記憶する第１の記憶手段と、 前記第１のパルス数よりも少ない所定のパルス数を第２
   のパルス数として記憶する第２の記憶手段と、 前記計数手段により計数されたパルス数を前記第１の記
   憶手段に記憶された前記第１のパルス数と比較し、前記
   計数されたパルス数が前記第１のパルス数と一致したと
   きに第１の一致信号を出力する第１の比較手段と、 前記計数手段により計数されたパルス数を前記第２の記
   憶手段に記憶された前記第２のパルス数と比較し、前記
   計数されたパルス数が前記第２のパルス数と一致したと
   きに第２の一致信号を出力する第２の比較手段と、 前記第２の比較手段から出力された前記第２の一致信号
   に応答して次の分周比および次の第１および第２のパル
   ス数の準備を開始し、前記第１の比較手段から出力され
   た前記第１の一致信号に応答して前記パルス信号発生手
   段に設定された前記分周比を前記準備された次の分周比
   に更新しかつ前記第１および第２の記憶手段にそれぞれ
   記憶された前記第１および第２のパルス数を前記準備さ
   れた次の第１および第２のパルス数にそれぞれ更新する
   処理手段とを備えたパルス発生装置。
2. 【請求項２】 パルス周波数およびパルス数に関するデ
   ータを記憶する第３の記憶手段をさらに備え、 前記処理手段は、前記第３の記憶手段に記憶されたデー
   タに基づいて、前記パルス信号発生手段に設定されるべ
   き分周比および前記第１および第２の記憶手段に記憶さ
   れるべき第１および第２のパルス数を準備することを特
   徴とする請求項１記載のパルス発生装置。
3. 【請求項３】 モータを駆動するためのモータ駆動装置
   であって、 クロック信号を設定された分周比に分周して前記モータ
   を駆動するためのパルス信号を発生するパルス信号発生
   手段と、 前記パルス信号発生手段から出力されるパルス信号のパ
   ルス数を計数する計数手段と、 前記パルス信号発生手段により出力されるべきパルス数
   を第１のパルス数として記憶する第１の記憶手段と、 前記第１のパルス数よりも少ない所定のパルス数を第２
   のパルス数として記憶する第２の記憶手段と、 前記計数手段により計数されたパルス数を前記第１の記
   憶手段に記憶された前記第１のパルス数と比較し、前記
   計数されたパルス数が前記第１のパルス数と一致したと
   きに第１の一致信号を出力する第１の比較手段と、 前記計数手段により計数されたパルス数を前記第２の記
   憶手段に記憶された前記第２のパルス数と比較し、前記
   計数されたパルス数が前記第２のパルス数と一致したと
   きに第２の一致信号を出力する第２の比較手段と、 前記第２の比較手段から出力された前記第２の一致信号
   に応答して次の分周比および次の第１および第２のパル
   ス数の準備を開始し、前記第１の比較手段から出力され
   た前記第１の一致信号に応答して前記パルス信号発生手
   段に設定された前記分周比を前記準備された次の分周比
   に更新しかつ前記第１および第２の記憶手段にそれぞれ
   記憶された前記第１および第２のパルス数を前記準備さ
   れた次の第１および第２のパルス数にそれぞれ更新する
   処理手段とを備えたモータ駆動装置。
4. 【請求項４】 パルス周波数およびパルス数に関するデ
   ータを記憶する第３の記憶手段をさらに備え、 前記処理手段は、前記第３の記憶手段に記憶されたデー
   タに基づいて、前記パルス信号発生手段に設定されるべ
   き分周比および前記第１および第２の記憶手段に記憶さ
   れるべき第１および第２のパルス数を準備することを特
   徴とする請求項３記載のモータ駆動装置。
5. 【請求項５】 パルスモータを駆動するためのパルス信
   号を発生するパルス発生装置であって、 パルス周波数およびパルス数に関するデータからなりか
   つ互いに対称的な加速部分および減速部分を有する加減
   速パターンを記憶する記憶手段と、 前記記憶手段のアドレスを所定の初期値から増加する方
   向に順次指し示す第１のアドレス指示手段と、 前記記憶手段のアドレスを前記第１のアドレス指示手段
   に同期して所定の最終値から減少する方向に順次指し示
   す第２のアドレス指示手段と、 前記第１のアドレス指示手段により指し示されたアドレ
   スから順次データを読み出す読み出し手段と、 前記読み出し手段により読み出されたデータに基づいて
   パルス信号を発生するパルス信号発生手段と、 前記第２のアドレス指示手段の値が前記第１のアドレス
   指示手段の値よりも大きいときに、所定信号に応答して
   前記第２のアドレス指示手段の値を前記第１のアドレス
   指示手段に設定する設定手段とを備えたパルス発生装
   置。