JPH07222494A - ステッピングモータ駆動装置 - Google Patents
ステッピングモータ駆動装置Info
- Publication number
- JPH07222494A JPH07222494A JP854994A JP854994A JPH07222494A JP H07222494 A JPH07222494 A JP H07222494A JP 854994 A JP854994 A JP 854994A JP 854994 A JP854994 A JP 854994A JP H07222494 A JPH07222494 A JP H07222494A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counting
- stepping motor
- elements
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】
【目的】 ＣＰＵにかかる負担を軽減し、パルス列間隔
が狭くなっても所望の駆動パルスが得られるステッピン
グモータ駆動装置を提供する。 【構成】 ＣＰＵ１の制御のもと、第１の計数素子７に
駆動パルス列の第２ｎ番目(ｎは正の整数)のパルスを発
生させ、第２の計数素子８に駆動パルス列の第２ｎ−１
番目のパルスを発生させ、この第１，第２の計数素子
７，８の出力をパルス合成部９が合成して駆動パルスを
出力する。さらに、この駆動パルスをパルス変換部４が
相励磁信号に変換してモータ駆動回路５に送り、モータ
駆動回路５は入力した相励磁信号に従ってモータ６を回
転させる。
が狭くなっても所望の駆動パルスが得られるステッピン
グモータ駆動装置を提供する。 【構成】 ＣＰＵ１の制御のもと、第１の計数素子７に
駆動パルス列の第２ｎ番目(ｎは正の整数)のパルスを発
生させ、第２の計数素子８に駆動パルス列の第２ｎ−１
番目のパルスを発生させ、この第１，第２の計数素子
７，８の出力をパルス合成部９が合成して駆動パルスを
出力する。さらに、この駆動パルスをパルス変換部４が
相励磁信号に変換してモータ駆動回路５に送り、モータ
駆動回路５は入力した相励磁信号に従ってモータ６を回
転させる。
Description
【０００１】
【産業上の利用分野】本発明は、普通紙複写機，プリン
タ，ファクシミリ装置等に適用されるステッピングモー
タ駆動装置に関する。
タ，ファクシミリ装置等に適用されるステッピングモー
タ駆動装置に関する。
【０００２】
【従来の技術】装置の小型化，高コスト化を防ぐため
に、起動時においてステッピングモータを徐々に加速す
るというスルーアップ、徐々に減速するというスルーダ
ウンが一般に用いられている。このスルーアップ，スル
ーダウンはモータの駆動パルスを徐々に速くしたり遅く
したりしてステッピングモータを加減速させることによ
り行われる。
に、起動時においてステッピングモータを徐々に加速す
るというスルーアップ、徐々に減速するというスルーダ
ウンが一般に用いられている。このスルーアップ，スル
ーダウンはモータの駆動パルスを徐々に速くしたり遅く
したりしてステッピングモータを加減速させることによ
り行われる。
【０００３】さらに、脱調を防止するものでもあるこの
加減速時の駆動パルスは、中央処理装置(以下、ＣＰＵ
と称する)の制御のもと、タイマＩＣ等に基本パルスの
カウント数を設定し、そのカウント数を変えていくこと
によって実現する。
加減速時の駆動パルスは、中央処理装置(以下、ＣＰＵ
と称する)の制御のもと、タイマＩＣ等に基本パルスの
カウント数を設定し、そのカウント数を変えていくこと
によって実現する。
【０００４】
【発明が解決しようとする課題】しかし、ＣＰＵは、前
記ジョブだけではなく、他の多くのジョブをも定められ
た時間通りに処理する必要がある。そのため、スルーア
ップ，スルーダウンのパルス列間隔が狭くなると他のジ
ョブとの兼ね合いで、次の設定が間に合わない場合が生
じる。
記ジョブだけではなく、他の多くのジョブをも定められ
た時間通りに処理する必要がある。そのため、スルーア
ップ，スルーダウンのパルス列間隔が狭くなると他のジ
ョブとの兼ね合いで、次の設定が間に合わない場合が生
じる。
【０００５】このような課題を解決するために、従来
は、処理能力の高い高価なＣＰＵを用いたり、高価なス
テッピングモータ専用コントローラを用いていた。
は、処理能力の高い高価なＣＰＵを用いたり、高価なス
テッピングモータ専用コントローラを用いていた。
【０００６】本発明は、前記従来の課題に対して鑑みな
されたものであり、ＣＰＵにかかる負担を軽減し、基本
パルスの列間隔が狭くなっても所望の駆動パルスが得ら
れるステッピングモータ駆動装置を提供することを目的
とする。
されたものであり、ＣＰＵにかかる負担を軽減し、基本
パルスの列間隔が狭くなっても所望の駆動パルスが得ら
れるステッピングモータ駆動装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、基本パルスを計数する計数手段と、この
計数手段の計数を基にステッピングモータの駆動パルス
を発生するパルス発生手段と、このパルス発生手段から
のパルスをステッピングモータの相励磁パルスに変換す
るパルス変換手段と、前記計数手段およびパルス変換手
段を制御する演算処理手段とを有し、プログラムにより
前記計数素子の計数値を変更可能であるステッピングモ
ータ駆動装置において、前記パルス発生手段内の計数手
段を互いに独立に計数可能な２つの計数素子より構成
し、さらにこれらの計数素子の出力を合成しステッピン
グモータの駆動パルスを発生するパルス合成手段を備え
たことを特徴とする。
に、本発明は、基本パルスを計数する計数手段と、この
計数手段の計数を基にステッピングモータの駆動パルス
を発生するパルス発生手段と、このパルス発生手段から
のパルスをステッピングモータの相励磁パルスに変換す
るパルス変換手段と、前記計数手段およびパルス変換手
段を制御する演算処理手段とを有し、プログラムにより
前記計数素子の計数値を変更可能であるステッピングモ
ータ駆動装置において、前記パルス発生手段内の計数手
段を互いに独立に計数可能な２つの計数素子より構成
し、さらにこれらの計数素子の出力を合成しステッピン
グモータの駆動パルスを発生するパルス合成手段を備え
たことを特徴とする。
【０００８】また、基本パルスを計数する計数手段と、
この計数手段の計数を基にステッピングモータの駆動パ
ルスを発生するパルス発生手段と、このパルス発生手段
からのパルスをステッピングモータの相励磁パルスに変
換するパルス変換手段と、前記計数手段およびパルス変
換手段を制御する演算処理手段とを有し、プログラムに
より前記計数素子の計数値を変更可能であるステッピン
グモータ駆動装置において、前記パルス発生手段内の計
数手段を互いに独立に計数可能な２つの計数素子より構
成し、さらにこれらの計数素子の出力を合成しステッピ
ングモータの駆動パルスを発生するパルス合成手段を備
え、前記第１の計数素子に前記パルス合成手段による駆
動パルス列の第２ｎ番目(ｎは正の整数)のパルスを発生
させ、前記第２の計数素子に駆動パルス列の第２ｎ−１
番目のパルスを発生させたことを特徴とする。
この計数手段の計数を基にステッピングモータの駆動パ
ルスを発生するパルス発生手段と、このパルス発生手段
からのパルスをステッピングモータの相励磁パルスに変
換するパルス変換手段と、前記計数手段およびパルス変
換手段を制御する演算処理手段とを有し、プログラムに
より前記計数素子の計数値を変更可能であるステッピン
グモータ駆動装置において、前記パルス発生手段内の計
数手段を互いに独立に計数可能な２つの計数素子より構
成し、さらにこれらの計数素子の出力を合成しステッピ
ングモータの駆動パルスを発生するパルス合成手段を備
え、前記第１の計数素子に前記パルス合成手段による駆
動パルス列の第２ｎ番目(ｎは正の整数)のパルスを発生
させ、前記第２の計数素子に駆動パルス列の第２ｎ−１
番目のパルスを発生させたことを特徴とする。
【０００９】また、計数を開始または禁止させる制御信
号を演算処理手段が発生し、かつ前記制御信号を２つの
計数素子に同時に送ることを特徴とする。
号を演算処理手段が発生し、かつ前記制御信号を２つの
計数素子に同時に送ることを特徴とする。
【００１０】また、２つの計数素子に対し、設定値の更
新がなされていない場合において既に設定されている設
定値による駆動パルスを無限に繰り返させるように演算
処理手段が制御することを特徴とする。
新がなされていない場合において既に設定されている設
定値による駆動パルスを無限に繰り返させるように演算
処理手段が制御することを特徴とする。
【００１１】また、パルス変換手段は、演算処理手段が
前記パルス変換手段に出力した駆動パルス毎のモータの
進角および回転方向を変更する切替信号により選択され
た相励磁信号を出力することを特徴とする。
前記パルス変換手段に出力した駆動パルス毎のモータの
進角および回転方向を変更する切替信号により選択され
た相励磁信号を出力することを特徴とする。
【００１２】また、２つの計数素子の出力を合成して１
つの駆動パルスとして出力するか、または合成せずに２
つの駆動パルスとして出力するかの選択、および前記計
数素子の計数の開始，禁止の制御信号を同時変化または
独立変化とするかの選択を演算処理手段が行うことを特
徴とする。
つの駆動パルスとして出力するか、または合成せずに２
つの駆動パルスとして出力するかの選択、および前記計
数素子の計数の開始，禁止の制御信号を同時変化または
独立変化とするかの選択を演算処理手段が行うことを特
徴とする。
【００１３】
【作用】前記構成によれば、パルス発生手段内の計数手
段を互いに独立に計数可能な第１，第２の２つの計数素
子より構成したため、出力すべき駆動パルスを２つに分
けることができる。そのため、各計数素子が出力するパ
ルス列間隔を広くすることが可能となり、ＣＰＵにかか
る負担を大幅に減少できる。
段を互いに独立に計数可能な第１，第２の２つの計数素
子より構成したため、出力すべき駆動パルスを２つに分
けることができる。そのため、各計数素子が出力するパ
ルス列間隔を広くすることが可能となり、ＣＰＵにかか
る負担を大幅に減少できる。
【００１４】また、第１の計数素子に前記パルス合成手
段による駆動パルス列の第２ｎ番目(ｎは正の整数)のパ
ルスを発生させ、前記第２の計数素子に駆動パルス列の
第２ｎ−１番目のパルスを発生させたことにより、従来
技術におけるパルス列間隔の２倍の間隔でデータセット
要求が出力できるため、ＣＰＵの処理能力を上げずに従
来の２倍の周波数の駆動パルスを出力することが可能に
なる。
段による駆動パルス列の第２ｎ番目(ｎは正の整数)のパ
ルスを発生させ、前記第２の計数素子に駆動パルス列の
第２ｎ−１番目のパルスを発生させたことにより、従来
技術におけるパルス列間隔の２倍の間隔でデータセット
要求が出力できるため、ＣＰＵの処理能力を上げずに従
来の２倍の周波数の駆動パルスを出力することが可能に
なる。
【００１５】また、計数を開始または禁止させる制御信
号を発生する制御手段を備え、かつ前記制御信号を同時
に変化させることで、第１，第２の計数素子を同時に計
数開始できるために、第１，第２の計数素子は正確なタ
イミングで所望の駆動パルスを出力することが可能にな
る。
号を発生する制御手段を備え、かつ前記制御信号を同時
に変化させることで、第１，第２の計数素子を同時に計
数開始できるために、第１，第２の計数素子は正確なタ
イミングで所望の駆動パルスを出力することが可能にな
る。
【００１６】また、スルーアップを終了し、モータが定
速回転状態になった場合、既に設定されているパルスレ
ートデータを第１，第２の計数素子にセットするだけで
本ステッピングモータ駆動装置にセットしたデータに基
づくパルスを出力し続けるため、ＣＰＵにかかる負担が
減少する。
速回転状態になった場合、既に設定されているパルスレ
ートデータを第１，第２の計数素子にセットするだけで
本ステッピングモータ駆動装置にセットしたデータに基
づくパルスを出力し続けるため、ＣＰＵにかかる負担が
減少する。
【００１７】また、駆動パルス毎のモータの進角および
回転方向がＣＰＵによって制御可能となる。
回転方向がＣＰＵによって制御可能となる。
【００１８】また、駆動パルス毎のデータセット要求が
生じてもＣＰＵの負担にならないシステムにおいて、２
個のステッピングモータを独立に制御することが可能に
なる。
生じてもＣＰＵの負担にならないシステムにおいて、２
個のステッピングモータを独立に制御することが可能に
なる。
【００１９】
【実施例】以下、本発明の実施例について、図面を参照
しながら詳細に説明する。
しながら詳細に説明する。
【００２０】図１は本発明の第１実施例に係る駆動回路
系を示すブロック図であり、１は演算処理手段であるワ
ンチップＣＰＵ、２は基本パルスを発生する基本パルス
発生器、３はステッピングモータの駆動パルスを発生す
るパルス発生手段であるパルス発生部、４はパルス発生
部３の出力を相励磁信号に変換するパルス変換手段であ
るパルス変換部、５はパルス変換部４の出力を受けステ
ッピングモータを回転させるモータ駆動回路、６はステ
ッピングモータを示す。
系を示すブロック図であり、１は演算処理手段であるワ
ンチップＣＰＵ、２は基本パルスを発生する基本パルス
発生器、３はステッピングモータの駆動パルスを発生す
るパルス発生手段であるパルス発生部、４はパルス発生
部３の出力を相励磁信号に変換するパルス変換手段であ
るパルス変換部、５はパルス変換部４の出力を受けステ
ッピングモータを回転させるモータ駆動回路、６はステ
ッピングモータを示す。
【００２１】また、パルス発生部３は、リロード型タイ
マからなる第１，第２の計数素子７，８と、第１，第２
の計数素子７，８の出力を合成するパルス合成部９とに
より構成され、このパルス合成部９より駆動パルスが出
力される。
マからなる第１，第２の計数素子７，８と、第１，第２
の計数素子７，８の出力を合成するパルス合成部９とに
より構成され、このパルス合成部９より駆動パルスが出
力される。
【００２２】第１，第２の計数素子７，８は、ＣＰＵ１
とデータバスによって連結されており、このデータバス
を通じＣＰＵ１によって計数データが第１，第２の計数
素子７，８にセットされる。さらに、セットするタイミ
ングは第１，第２の計数素子７，８のＬＤ端子に入力さ
れるＣＰＵ１からの信号で制御される。さらにまた、計
数開始，禁止は第１，第２の計数素子７，８のＥＮ端子
に入力されるＣＰＵ１からの信号で制御され、その際、
ＣＰＵ１と第１，第２の計数素子７，８のＥＮ端子とは
並列に接続されているため、第１，第２の計数素子７，
８は同時に制御される。なお、計数データすなわちスル
ーアップやスルーダウン等のデータに対応する基本パル
ス発生器２のクロックのカウント数は、ＣＰＵ１の内蔵
ＲＯＭ (図示せず)に格納されている。
とデータバスによって連結されており、このデータバス
を通じＣＰＵ１によって計数データが第１，第２の計数
素子７，８にセットされる。さらに、セットするタイミ
ングは第１，第２の計数素子７，８のＬＤ端子に入力さ
れるＣＰＵ１からの信号で制御される。さらにまた、計
数開始，禁止は第１，第２の計数素子７，８のＥＮ端子
に入力されるＣＰＵ１からの信号で制御され、その際、
ＣＰＵ１と第１，第２の計数素子７，８のＥＮ端子とは
並列に接続されているため、第１，第２の計数素子７，
８は同時に制御される。なお、計数データすなわちスル
ーアップやスルーダウン等のデータに対応する基本パル
ス発生器２のクロックのカウント数は、ＣＰＵ１の内蔵
ＲＯＭ (図示せず)に格納されている。
【００２３】そして、第１，第２の計数素子７，８は、
基本パルス発生器２から基本パルスを入力し、ＣＰＵ１
の制御のもとにＣＯ端子より出力信号を発生する。この
ＣＯ端子は、ＣＰＵ１によってセットされた計数データ
のカウントが終了すると、基本クロック１パルス分だけ
ＨＩＧＨレベルとなる。さらにＣＯ端子からの出力信号
は、第１，第２の計数素子７，８で独立して出力されて
おり、パルス合成部９とＣＰＵ１のデータセット要求端
子(ＲＥＱ１，ＲＥＱ２)へと入力される。
基本パルス発生器２から基本パルスを入力し、ＣＰＵ１
の制御のもとにＣＯ端子より出力信号を発生する。この
ＣＯ端子は、ＣＰＵ１によってセットされた計数データ
のカウントが終了すると、基本クロック１パルス分だけ
ＨＩＧＨレベルとなる。さらにＣＯ端子からの出力信号
は、第１，第２の計数素子７，８で独立して出力されて
おり、パルス合成部９とＣＰＵ１のデータセット要求端
子(ＲＥＱ１，ＲＥＱ２)へと入力される。
【００２４】図２はスルーアップ時における駆動パルス
列を出力するための制御タイミングチャートであり、上
から順にＥＮ端子に入力される計数開始／禁止信号(以
下、ＥＮ信号と称する)、パルス合成部９より出力すべ
き駆動パルス、第１の計数素子７からの出力信号(ＣＯ
１)、第２の計数素子８からの出力信号(ＣＯ２)の出力
のタイミングを示す。なお、図中に付加した縦の矢印
は、計数データのセット時を示す。また、図中Ａ，Ｂ，
Ｃ，Ｄ，・・・は基本クロックのカウント数を示すもの
であり、ここでは、Ａ＞Ｂ＞Ｃ＞Ｄ＞・・・の関係にあ
る。
列を出力するための制御タイミングチャートであり、上
から順にＥＮ端子に入力される計数開始／禁止信号(以
下、ＥＮ信号と称する)、パルス合成部９より出力すべ
き駆動パルス、第１の計数素子７からの出力信号(ＣＯ
１)、第２の計数素子８からの出力信号(ＣＯ２)の出力
のタイミングを示す。なお、図中に付加した縦の矢印
は、計数データのセット時を示す。また、図中Ａ，Ｂ，
Ｃ，Ｄ，・・・は基本クロックのカウント数を示すもの
であり、ここでは、Ａ＞Ｂ＞Ｃ＞Ｄ＞・・・の関係にあ
る。
【００２５】次に、駆動パルスを発生させるプロセスを
順を追って説明する。
順を追って説明する。
【００２６】(1) ＥＮ信号をＬＯＷ(計数禁止)状態に
し、第１の計数素子７にカウント数Ａをセット、第２の
計数素子８にカウント数Ａ＋Ｂをセットする。
し、第１の計数素子７にカウント数Ａをセット、第２の
計数素子８にカウント数Ａ＋Ｂをセットする。
【００２７】(2) ＥＮ信号をＨＩＧＨ状態にする。
【００２８】(3) 第１，第２の計数素子７，８からデー
タセット要求が出力される前に、第１の計数素子７には
カウント数Ｂ＋Ｃ，第２の計数素子８にはカウント数Ｃ
＋Ｄをプリセットしておく。
タセット要求が出力される前に、第１の計数素子７には
カウント数Ｂ＋Ｃ，第２の計数素子８にはカウント数Ｃ
＋Ｄをプリセットしておく。
【００２９】(4) 第１の計数素子７がＡ回のカウントを
終了するとデータセット要求を出力すると共に、プリセ
ットされているカウント数Ｂ＋Ｃをロードしカウントを
開始する。ＣＰＵ１は前記データセット要求により第１
の計数素子７にカウント数Ｄ＋Ｅをプリセットしてお
く。
終了するとデータセット要求を出力すると共に、プリセ
ットされているカウント数Ｂ＋Ｃをロードしカウントを
開始する。ＣＰＵ１は前記データセット要求により第１
の計数素子７にカウント数Ｄ＋Ｅをプリセットしてお
く。
【００３０】(5) 第２の計数素子８がＡ＋Ｂ回のカウン
トを終了するとデータセット要求を出力すると共に、プ
リセットされているカウント数Ｃ＋Ｄをロードしカウン
トを開始する。ＣＰＵ１は前記データセット要求により
第２の計数素子８にカウント数Ｅ＋Ｆをプリセットして
おく。
トを終了するとデータセット要求を出力すると共に、プ
リセットされているカウント数Ｃ＋Ｄをロードしカウン
トを開始する。ＣＰＵ１は前記データセット要求により
第２の計数素子８にカウント数Ｅ＋Ｆをプリセットして
おく。
【００３１】(6) 以後はデータセット要求が出力される
毎に、第１の計数素子７に対しては(4)の動作を、第２
の計数素子８に対しては(5)の動作を繰り返す。
毎に、第１の計数素子７に対しては(4)の動作を、第２
の計数素子８に対しては(5)の動作を繰り返す。
【００３２】(7) スルーアップが終了して定速状態にな
ったときは、新データがセットされない限り最終セット
値を繰返しロードして、一定周期のパルスがＣＯ端子か
ら出力される。
ったときは、新データがセットされない限り最終セット
値を繰返しロードして、一定周期のパルスがＣＯ端子か
ら出力される。
【００３３】(8) 以上のようにして各ＣＯ端子から出力
されるパルスをパルス合成部９に入力し合成すること
で、駆動パルスに変換する。
されるパルスをパルス合成部９に入力し合成すること
で、駆動パルスに変換する。
【００３４】パルス発生部３より出力された駆動パルス
は、パルス変換部４に入力される。
は、パルス変換部４に入力される。
【００３５】図３は、パルス変換部の入力信号と出力信
号を表すタイミングチャートであり、上から順に、入力
信号となる駆動パルス、出力信号となるＣＷ回転時の２
相励磁方式，１−２相励磁方式，Ｗ１−２相励磁方式の
相励磁信号を表したものである。
号を表すタイミングチャートであり、上から順に、入力
信号となる駆動パルス、出力信号となるＣＷ回転時の２
相励磁方式，１−２相励磁方式，Ｗ１−２相励磁方式の
相励磁信号を表したものである。
【００３６】パルス変換部４は、図３に示す方式の相励
磁信号に切替可能であり、この切替はＣＰＵ１がパルス
変換部４に励磁方式切替信号を出力することにより制御
される。また、パルス変換部４が回転方向を切り替える
ことによりステッピングモータ６の回転方向の切替が可
能であり、この切替はＣＰＵ１がパルス変換部４に回転
方向切替信号を出力することによりなされる。このよう
に、ＣＰＵ１の信号に基づいてパルス変換部４により、
回転方向および駆動パルス毎のモータの進角を変更可能
にする図４は本発明の第２実施例に係る駆動回路系を示
すブロック図であリ、図１に示す第１実施例における部
材と同一の部材には同一の符号を付して、詳細な説明は
省略した。
磁信号に切替可能であり、この切替はＣＰＵ１がパルス
変換部４に励磁方式切替信号を出力することにより制御
される。また、パルス変換部４が回転方向を切り替える
ことによりステッピングモータ６の回転方向の切替が可
能であり、この切替はＣＰＵ１がパルス変換部４に回転
方向切替信号を出力することによりなされる。このよう
に、ＣＰＵ１の信号に基づいてパルス変換部４により、
回転方向および駆動パルス毎のモータの進角を変更可能
にする図４は本発明の第２実施例に係る駆動回路系を示
すブロック図であリ、図１に示す第１実施例における部
材と同一の部材には同一の符号を付して、詳細な説明は
省略した。
【００３７】図４に示すように、パルス変換部４には、
パルス合成部９からの第１，第２の計数素子７，８の出
力を合成した駆動パルス，第１の計数素子７からの駆動
パルス，第２の計数素子８からの駆動パルスの３つの駆
動パルスが入力される。この３つの駆動パルスの中か
ら、ＣＰＵ１が出力する駆動パルス切替信号に従って使
用する駆動パルスが選択され、その選択された駆動パル
スが相励磁信号に変換され、モータ駆動回路５に送られ
る。そして、モータ駆動回路５の出力に基づいてモータ
６Ａまたは６Ｂが回転する。なお、ＥＮ信号は、ＣＰＵ
１から第１，第２の計数素子７，８にそれぞれ独立して
送られる。
パルス合成部９からの第１，第２の計数素子７，８の出
力を合成した駆動パルス，第１の計数素子７からの駆動
パルス，第２の計数素子８からの駆動パルスの３つの駆
動パルスが入力される。この３つの駆動パルスの中か
ら、ＣＰＵ１が出力する駆動パルス切替信号に従って使
用する駆動パルスが選択され、その選択された駆動パル
スが相励磁信号に変換され、モータ駆動回路５に送られ
る。そして、モータ駆動回路５の出力に基づいてモータ
６Ａまたは６Ｂが回転する。なお、ＥＮ信号は、ＣＰＵ
１から第１，第２の計数素子７，８にそれぞれ独立して
送られる。
【００３８】このように構成することで、例えば、第１
の計数素子７からの駆動パルスに対応させてモータ６Ａ
を回転させ、第２の計数素子８からの駆動パルスに対応
させてモータ６Ｂを回転させることも可能となる。さら
に、ＣＰＵ１からのＥＮ信号により、第１，第２の計数
素子７，８における計数開始／禁止をそれぞれ独立して
制御が行える。そのため、モータ６Ａまたは６Ｂをそれ
ぞれ独自の回転をさせることができる。
の計数素子７からの駆動パルスに対応させてモータ６Ａ
を回転させ、第２の計数素子８からの駆動パルスに対応
させてモータ６Ｂを回転させることも可能となる。さら
に、ＣＰＵ１からのＥＮ信号により、第１，第２の計数
素子７，８における計数開始／禁止をそれぞれ独立して
制御が行える。そのため、モータ６Ａまたは６Ｂをそれ
ぞれ独自の回転をさせることができる。
【００３９】
【発明の効果】以上、説明した通りに構成された本発明
によれば、次に記載する効果を奏する。
によれば、次に記載する効果を奏する。
【００４０】請求項１記載の構成によれば、パルス発生
手段内の計数手段を互いに独立に計数可能な２つの計数
素子より構成したため、出力すべき駆動パルスを２つに
分けることができる。そのため、各計数素子が出力する
パルス列間隔が広くなり、ＣＰＵにかかる負担を大幅に
減少できる。
手段内の計数手段を互いに独立に計数可能な２つの計数
素子より構成したため、出力すべき駆動パルスを２つに
分けることができる。そのため、各計数素子が出力する
パルス列間隔が広くなり、ＣＰＵにかかる負担を大幅に
減少できる。
【００４１】請求項２記載の構成によれば、ＣＰＵの処
理能力を上げずに従来の２倍の周波数の駆動パルスを出
力することが可能になり、ＣＰＵにかかる負担を大幅に
減少できる。
理能力を上げずに従来の２倍の周波数の駆動パルスを出
力することが可能になり、ＣＰＵにかかる負担を大幅に
減少できる。
【００４２】請求項３記載の構成によれば、２つの計数
素子を同時に計数開始できるために、正確に所望の駆動
パルスを出力することが可能になる。
素子を同時に計数開始できるために、正確に所望の駆動
パルスを出力することが可能になる。
【００４３】請求項４記載の構成によれば、スルーアッ
プを終了し、モータが定速回転状態になった場合、定速
回転時のパルスレートデータを２つの計数素子にセット
するだけで本ステッピングモータ駆動装置がセットされ
たデータに基づくパルスを出力し続けるため、ＣＰＵに
かかる負担が減少する。
プを終了し、モータが定速回転状態になった場合、定速
回転時のパルスレートデータを２つの計数素子にセット
するだけで本ステッピングモータ駆動装置がセットされ
たデータに基づくパルスを出力し続けるため、ＣＰＵに
かかる負担が減少する。
【００４４】請求項５記載の構成によれば、駆動パルス
毎のモータの進角および回転方向がＣＰＵによって制御
可能となるため、モータの回転速度および回転方向の切
替をプログラムすることが可能となる。
毎のモータの進角および回転方向がＣＰＵによって制御
可能となるため、モータの回転速度および回転方向の切
替をプログラムすることが可能となる。
【００４５】請求項６記載の構成によれば、駆動パルス
毎のデータセット要求が生じてもＣＰＵの負担にならな
いシステムにおいて、２個のステッピングモータを独立
に制御することが可能になるため、使用目的に応じて駆
動パルスを選択することが可能となる。
毎のデータセット要求が生じてもＣＰＵの負担にならな
いシステムにおいて、２個のステッピングモータを独立
に制御することが可能になるため、使用目的に応じて駆
動パルスを選択することが可能となる。
【図１】本発明の第１実施例に係る駆動回路系を示すブ
ロック図である。
ロック図である。
【図２】スルーアップ時における駆動パルス列を出力す
るための制御タイミングチャートである。
るための制御タイミングチャートである。
【図３】パルス変換部の入力信号と出力信号を表すタイ
ミングチャートである。
ミングチャートである。
【図４】本発明の第２実施例に係る駆動回路系を示すブ
ロック図である。
ロック図である。
１…ＣＰＵ、 ２…基本パルス発生器、 ３…パルス発
生部、 ４…パルス変換部、 ５…モータ駆動回路、
６，６Ａ，６Ｂ…ステッピングモータ、 ７…第１の計
数素子、 ８…第２の計数素子、 ９…パルス合成部。
生部、 ４…パルス変換部、 ５…モータ駆動回路、
６，６Ａ，６Ｂ…ステッピングモータ、 ７…第１の計
数素子、 ８…第２の計数素子、 ９…パルス合成部。
Claims (6)
- 【請求項１】 基本パルスを計数する計数手段と、この
計数手段の計数を基にステッピングモータの駆動パルス
を発生するパルス発生手段と、このパルス発生手段から
のパルスをステッピングモータの相励磁パルスに変換す
るパルス変換手段と、前記計数手段およびパルス変換手
段を制御する演算処理手段とを有し、プログラムにより
前記計数素子の計数値を変更可能であるステッピングモ
ータ駆動装置において、前記パルス発生手段内の計数手
段を互いに独立に計数可能な２つの計数素子より構成
し、さらにこれらの計数素子の出力を合成しステッピン
グモータの駆動パルスを発生するパルス合成手段を備え
たことを特徴とするステッピングモータ駆動装置。 - 【請求項２】 基本パルスを計数する計数手段と、この
計数手段の計数を基にステッピングモータの駆動パルス
を発生するパルス発生手段と、このパルス発生手段から
のパルスをステッピングモータの相励磁パルスに変換す
るパルス変換手段と、前記計数手段およびパルス変換手
段を制御する演算処理手段とを有し、プログラムにより
前記計数素子の計数値を変更可能であるステッピングモ
ータ駆動装置において、前記パルス発生手段内の計数手
段を互いに独立に計数可能な２つの計数素子より構成
し、さらにこれらの計数素子の出力を合成しステッピン
グモータの駆動パルスを発生するパルス合成手段を備
え、前記一方の計数素子に前記パルス合成手段による駆
動パルス列の第２ｎ番目(ｎは正の整数)のパルスを発生
させ、前記他方の計数素子に駆動パルス列の第２ｎ−１
番目のパルスを発生させたことを特徴とするステッピン
グモータ駆動装置。 - 【請求項３】 計数を開始または禁止させる制御信号を
演算処理手段が発生し、かつ前記制御信号を２つの計数
素子に同時に送ることを特徴とする請求項１または２記
載のステッピングモータ駆動装置。 - 【請求項４】 ２つの計数素子に対し、設定値の更新が
なされていない場合において既に設定されている設定値
による駆動パルスを無限に繰り返させるように演算処理
手段が制御することを特徴とする請求項１または２記載
のステッピングモータ駆動装置。 - 【請求項５】 パルス変換手段は、演算処理手段が前記
パルス変換手段に出力した駆動パルス毎のモータの進角
および回転方向を変更する切替信号により選択された相
励磁信号を出力することを特徴とする請求項１または２
記載のステッピングモータ駆動装置。 - 【請求項６】 ２つの計数素子の出力を合成して１つの
駆動パルスとして出力するか、または合成せずに２つの
駆動パルスとして出力するかの選択、および前記計数素
子の計数の開始，禁止の制御信号を同時変化または独立
変化とするかの選択を演算処理手段が行うことを特徴と
する請求項１または２記載のステッピングモータ駆動装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP854994A JPH07222494A (ja) | 1994-01-28 | 1994-01-28 | ステッピングモータ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP854994A JPH07222494A (ja) | 1994-01-28 | 1994-01-28 | ステッピングモータ駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07222494A true JPH07222494A (ja) | 1995-08-18 |
Family
ID=11696222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP854994A Pending JPH07222494A (ja) | 1994-01-28 | 1994-01-28 | ステッピングモータ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07222494A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002186289A (ja) * | 2000-12-14 | 2002-06-28 | Denso Corp | ステッピングモータの制御装置 |
-
1994
- 1994-01-28 JP JP854994A patent/JPH07222494A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002186289A (ja) * | 2000-12-14 | 2002-06-28 | Denso Corp | ステッピングモータの制御装置 |
| JP4560956B2 (ja) * | 2000-12-14 | 2010-10-13 | 株式会社デンソー | ステッピングモータの制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4506201A (en) | Microprocessor controlled pulse motor | |
| JP2004364366A (ja) | Ｐｗｍ制御システム | |
| US4145643A (en) | Control apparatus for driving a pulse motor | |
| JPH07222494A (ja) | ステッピングモータ駆動装置 | |
| JP2010284015A (ja) | ステッピングモータ駆動装置及びコントローラ | |
| US4241301A (en) | Circuit arrangement for the generation of stepping pulses for the acceleration of a stepper motor | |
| KR960005692B1 (ko) | 스테핑 모터의 구동제어장치 및 구동제어방법 | |
| EP1658721B1 (en) | Stepping motor control circuit, electronic camera, and stepping motor control method | |
| JPH08168297A (ja) | パルス発生装置およびモータ駆動装置 | |
| JP4054916B2 (ja) | ステッピングモータ制御回路、電子カメラ及びステッピングモータ制御方法 | |
| JPH1141989A (ja) | ステッピングモータの駆動装置及びこれを用いた監視カメラ装置 | |
| US7342377B2 (en) | Stepping-motor control apparatus and method of controlling the apparatus | |
| JP2007060757A (ja) | ステッピングモータ制御装置，ステッピングモータ制御方法 | |
| JP3245185B2 (ja) | ステッピングモータの駆動装置 | |
| JPH01268482A (ja) | ブラシレスモータの駆動制御方式 | |
| KR970008366B1 (ko) | 스테핑모터 제어회로 | |
| JP2000060177A (ja) | Ｄｃブラシレスモータの速度制御装置 | |
| JP3152702B2 (ja) | 刺繍ミシンにおけるパルスモータ制御装置 | |
| JP3260074B2 (ja) | ステッピングモータの駆動装置及び方法 | |
| JPS63314199A (ja) | ステツピングモ−タの駆動方法 | |
| JPS63148898A (ja) | ステツピングモ−タ駆動方式 | |
| RU1820475C (ru) | Способ циклического управлени шаговым двигателем | |
| JPH0538195A (ja) | ステツピングモータ制御用集積回路 | |
| JPH0515195A (ja) | モータ制御方法及び装置 | |
| JPH08186999A (ja) | ステッピングモータ駆動装置 |