JPS636938A - 分散制御システム - Google Patents
分散制御システムInfo
- Publication number
- JPS636938A JPS636938A JP61149371A JP14937186A JPS636938A JP S636938 A JPS636938 A JP S636938A JP 61149371 A JP61149371 A JP 61149371A JP 14937186 A JP14937186 A JP 14937186A JP S636938 A JPS636938 A JP S636938A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- checking code
- section
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 230000002950 deficient Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、互いに独立した複数の制御装置を共通の伝
送回線(ネットワーク)にて結合し、互いにデータ交換
を行うことにより危険分散を図る、いわゆる分散1il
J 御システムに関する。
送回線(ネットワーク)にて結合し、互いにデータ交換
を行うことにより危険分散を図る、いわゆる分散1il
J 御システムに関する。
かかる分散制御システムでは、1つの制御装置の故障が
他の制御装置に極力及ばないようにすることが必要であ
る。また、このようなシステムでは高速かつ大容量のデ
ータ伝送が行われるため、例えば第2図に示すように、
制御装置1(1a〜1n)には本来の制御を行うデータ
処理部(CPU部)11とは別に伝送制御部12を設け
、伝送に必要な制御をここで行うものが多い。なお、第
2図は一般的な分散制御システムを示す概要図であり、
13はバッファ部、2は伝送回線を示している。
他の制御装置に極力及ばないようにすることが必要であ
る。また、このようなシステムでは高速かつ大容量のデ
ータ伝送が行われるため、例えば第2図に示すように、
制御装置1(1a〜1n)には本来の制御を行うデータ
処理部(CPU部)11とは別に伝送制御部12を設け
、伝送に必要な制御をここで行うものが多い。なお、第
2図は一般的な分散制御システムを示す概要図であり、
13はバッファ部、2は伝送回線を示している。
このよりなシステムの制御装置間で伝送されるデータフ
ォーマットの一例を第3図に示す。ここに、21はスタ
ートフラグ(SOF)部、22はデータ(DATA)部
、23はフレームチェックコード(FCC)部、24は
エンドフラグ(EOF)部である。つまり、成る制御装
置11からデータを伝送するときは、そのCPU部11
はデータ部22のデータのみを書き込み、スタートフラ
グ21.フレームチェックコード23およびエンドフラ
グ24等は伝送制御部12が付与して送信を行なう。フ
レームチェックコード23は、−般に通信回線上でデー
タが変化する(ビット落ち等)ことをチェックするため
に付与され、CRC(Cycl ic Rsdunda
ncy Check )コード等が良く用いられる。
ォーマットの一例を第3図に示す。ここに、21はスタ
ートフラグ(SOF)部、22はデータ(DATA)部
、23はフレームチェックコード(FCC)部、24は
エンドフラグ(EOF)部である。つまり、成る制御装
置11からデータを伝送するときは、そのCPU部11
はデータ部22のデータのみを書き込み、スタートフラ
グ21.フレームチェックコード23およびエンドフラ
グ24等は伝送制御部12が付与して送信を行なう。フ
レームチェックコード23は、−般に通信回線上でデー
タが変化する(ビット落ち等)ことをチェックするため
に付与され、CRC(Cycl ic Rsdunda
ncy Check )コード等が良く用いられる。
しかしながら、以上のような伝送方式では送信側制御装
置のCPUが誤ってバッファに書いたデータはそのまま
出力され、伝送制御部が正常である限りフレームチェッ
クコードは正しく付与されるため、受信側cptrgで
はデータの異常を検出することができないと云う同項が
ある。すなわち、第2図において例えば制御装置1bの
CPUI 1が暴走し、そのバッファ13内の送信デー
タが破壊されると、誤ったデータが制御装置1a、in
にそのまま送信されるため、そのデータにもとづく制御
が行われて重大な事態に陥るおそれがある。
置のCPUが誤ってバッファに書いたデータはそのまま
出力され、伝送制御部が正常である限りフレームチェッ
クコードは正しく付与されるため、受信側cptrgで
はデータの異常を検出することができないと云う同項が
ある。すなわち、第2図において例えば制御装置1bの
CPUI 1が暴走し、そのバッファ13内の送信デー
タが破壊されると、誤ったデータが制御装置1a、in
にそのまま送信されるため、そのデータにもとづく制御
が行われて重大な事態に陥るおそれがある。
したがって、この発明はCPUが暴走する等して誤った
データをバッファに書込んだ場合にも、その影響が池に
及ばないようにして信頼性を向上させることを目的とす
る。
データをバッファに書込んだ場合にも、その影響が池に
及ばないようにして信頼性を向上させることを目的とす
る。
送信側制御装置ではそのデータ処理部にて処理したデー
タに対し、その良否をチェックするだめのデータチェッ
クコードを付加して伝送する。
タに対し、その良否をチェックするだめのデータチェッ
クコードを付加して伝送する。
受信側制御装置では、送信されて来るデータの上記デー
タチェックコードをチェックすることによってデータの
良否を判別し、正常な場合だけ所定の制御を行うように
する。
タチェックコードをチェックすることによってデータの
良否を判別し、正常な場合だけ所定の制御を行うように
する。
第1図はこの発明の詳細な説明するための、フレームフ
ォーマットを示す構成図である。
ォーマットを示す構成図である。
同図から明らかなように、ここではデータチェックコー
ド(DCC)部25が設けられている点が特徴である。
ド(DCC)部25が設けられている点が特徴である。
すなわち、スタートフラグ部21゜フレームチェックコ
ード部23およびエンドフラグ24の付与は従来と同様
伝送制御部にて行うが、バッファに書込む送信用データ
の中にデータ部22の正当性(良否)をチェックするだ
めのデータチェックコード部25を設け、CPUmがバ
ッファにデータを書込むときに、例えばそのデータのバ
イナリ加算値を計算し、これをチェックコードとしてデ
ータチェックコード部25に書込む。チェックコードと
しては、他の誤り検出が可能なコードを用いることがで
きる。
ード部23およびエンドフラグ24の付与は従来と同様
伝送制御部にて行うが、バッファに書込む送信用データ
の中にデータ部22の正当性(良否)をチェックするだ
めのデータチェックコード部25を設け、CPUmがバ
ッファにデータを書込むときに、例えばそのデータのバ
イナリ加算値を計算し、これをチェックコードとしてデ
ータチェックコード部25に書込む。チェックコードと
しては、他の誤り検出が可能なコードを用いることがで
きる。
このデータチェックコードは回線上をデータ部22の一
部として受信側制御装置に送られ、そのCPU1にその
まま与えられる。したがって、受信側のCPUによりデ
ータ受信時に送信側CPUと同様の計算をしてそのチェ
ックコードを求め、これが受信したデータチェックコー
ドと一致するか否かをチェックすることにより、データ
の正当性(良否)をチェックすることができる。
部として受信側制御装置に送られ、そのCPU1にその
まま与えられる。したがって、受信側のCPUによりデ
ータ受信時に送信側CPUと同様の計算をしてそのチェ
ックコードを求め、これが受信したデータチェックコー
ドと一致するか否かをチェックすることにより、データ
の正当性(良否)をチェックすることができる。
この発明によれば、送信データ中に送信側CPUにて計
算されるチェックコードを書込むデータチェックコード
部を設け、データを受信する側の制御装置でそのチェッ
クコードから受信したデータの良否を判別し得るように
したため、送信側CPUの暴走等によって誤ったデータ
が送信されたとしても、受信側にてデータ異常を判別す
ることができるため、信頼性の高い分散制御システムを
提供し得る利点がもたらされる。
算されるチェックコードを書込むデータチェックコード
部を設け、データを受信する側の制御装置でそのチェッ
クコードから受信したデータの良否を判別し得るように
したため、送信側CPUの暴走等によって誤ったデータ
が送信されたとしても、受信側にてデータ異常を判別す
ることができるため、信頼性の高い分散制御システムを
提供し得る利点がもたらされる。
第1図はこの発明の詳細な説明するためのフレームフォ
ーマットを示す構成図、第2図は一般的な分散制御シス
テムを示す概要図、第3図は従来のフレームフォーマッ
トを示す構成図である。 符号説明 1(la、lb・・・・・・in)・・・制御部←δ、
11・・・データ処理部(CPU部)、12・・・伝送
制御部、13・・・バッファ部、21・・・スタートフ
ラグ部、22・・・データ部、23・・・フレームチェ
ックコート部、24・・・エンドフラグ部、25・・・
データチェックコード部。
ーマットを示す構成図、第2図は一般的な分散制御シス
テムを示す概要図、第3図は従来のフレームフォーマッ
トを示す構成図である。 符号説明 1(la、lb・・・・・・in)・・・制御部←δ、
11・・・データ処理部(CPU部)、12・・・伝送
制御部、13・・・バッファ部、21・・・スタートフ
ラグ部、22・・・データ部、23・・・フレームチェ
ックコート部、24・・・エンドフラグ部、25・・・
データチェックコード部。
Claims (1)
- 少なくともデータ処理部と伝送制御部を有する制御装置
を複数個共通の伝送回線を介して結合し、制御装置相互
間のデータ伝送のための制御を各々の伝送制御部にて行
う分散制御システムにおいて、送信側制御装置ではその
データ処理部にて処理したデータに対しその正当性をチ
ェックするためのデータチェックコードを付加して伝送
することを特徴とする分散制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61149371A JPS636938A (ja) | 1986-06-27 | 1986-06-27 | 分散制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61149371A JPS636938A (ja) | 1986-06-27 | 1986-06-27 | 分散制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS636938A true JPS636938A (ja) | 1988-01-12 |
Family
ID=15473673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61149371A Pending JPS636938A (ja) | 1986-06-27 | 1986-06-27 | 分散制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS636938A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0560549A2 (en) * | 1992-03-11 | 1993-09-15 | Sony Corporation | Video camera having an optical zoom lens and an electronic zoom circuit |
-
1986
- 1986-06-27 JP JP61149371A patent/JPS636938A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0560549A2 (en) * | 1992-03-11 | 1993-09-15 | Sony Corporation | Video camera having an optical zoom lens and an electronic zoom circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4195272B2 (ja) | Can−コントローラ内部のデータ伝送におけるエラーの認識方法,can−コントローラ,プログラム,記録媒体,及び制御装置 | |
US4675864A (en) | Serial bus system | |
CN114124669A (zh) | 一种ctc与现车系统互联互通的方法及系统 | |
JPS636938A (ja) | 分散制御システム | |
JPH0535616A (ja) | データ転送システム | |
EP4242897A1 (en) | Interconnect bus safety | |
JPS59158140A (ja) | デ−タ伝送方式 | |
JPH04278742A (ja) | 受信データの誤り検出方法 | |
JPH0219042A (ja) | ダブルチェック・シリアルデータ伝送方法及びこれを用いた通信装置 | |
CN117762704A (zh) | 一种串口信号异常检测装置及方法 | |
JPH01248843A (ja) | データ伝送方式 | |
JPH0324601A (ja) | 制御方法 | |
JPH04371036A (ja) | データ伝送方式 | |
JPS6292544A (ja) | デ−タ伝送装置 | |
JPH04332230A (ja) | 通信制御方式 | |
JPH06244845A (ja) | 多重伝送システム | |
JPS62208152A (ja) | 冗長化並列伝送装置 | |
JPS6361336A (ja) | デ−タエラ−検出方式 | |
JPS63158931A (ja) | 二重化デ−タ受信装置 | |
JPH0146890B2 (ja) | ||
JPH02170250A (ja) | 情報処理装置 | |
JPS594907B2 (ja) | 遠隔印字システム | |
JPH0154738B2 (ja) | ||
JPS5810222A (ja) | デ−タ転送方式 | |
JPH07121454A (ja) | デイジー・チェーン接続信号線のエラー検出方法 |