JPS636907A - スイツチング装置 - Google Patents
スイツチング装置Info
- Publication number
- JPS636907A JPS636907A JP61150305A JP15030586A JPS636907A JP S636907 A JPS636907 A JP S636907A JP 61150305 A JP61150305 A JP 61150305A JP 15030586 A JP15030586 A JP 15030586A JP S636907 A JPS636907 A JP S636907A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- resistor
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 230000005856 abnormality Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は音響機器等の電源オフ時の異常音発生の防止に
用いるスイッチング装置て関するものである。
用いるスイッチング装置て関するものである。
従来の技術
一般にこの種のスイッチング装置は第2図に示すように
構成されている。図において、8は駆動トランジスタで
、スイッチングトランジスタ10を駆動する。前記駆動
トランジスタ8のエミ。
構成されている。図において、8は駆動トランジスタで
、スイッチングトランジスタ10を駆動する。前記駆動
トランジスタ8のエミ。
デンサ7を介して接地されている。また駆動トランジス
タ8のペース端子は、抵抗12を介して電源端子3に接
続されているとともに、抵抗11を介して接地されてい
る。さらに駆動トランジスタ8のコレクタ端子は抵抗9
を介して前記スイッチフグトランジスタ100ペース端
子に接続されている。前記電源端子3はコンデンサ13
を介して接地されている。このコンデンサ13ば@源オ
フ時の急激な電圧変動を抑えるものである。前記スイン
チングトランジスタ100ベース端子はコンデンサ14
を介して接地されており、エミッタ端子も接地されてい
る。図において4は増幅器で入力端子1と出力端子2を
備え、この増幅器4は前記電源端子3に接続さnてお9
、ま次前記出力端子2は前記スイッチングトランジスタ
10のコレクタ端子と接続されている。
タ8のペース端子は、抵抗12を介して電源端子3に接
続されているとともに、抵抗11を介して接地されてい
る。さらに駆動トランジスタ8のコレクタ端子は抵抗9
を介して前記スイッチフグトランジスタ100ペース端
子に接続されている。前記電源端子3はコンデンサ13
を介して接地されている。このコンデンサ13ば@源オ
フ時の急激な電圧変動を抑えるものである。前記スイン
チングトランジスタ100ベース端子はコンデンサ14
を介して接地されており、エミッタ端子も接地されてい
る。図において4は増幅器で入力端子1と出力端子2を
備え、この増幅器4は前記電源端子3に接続さnてお9
、ま次前記出力端子2は前記スイッチングトランジスタ
10のコレクタ端子と接続されている。
上記の構成について以下にその動作を説明する。
まず前記電源端子3に電源電圧が印加されている場合(
電源オン状態)、前記コンデンサ7は前記定電圧装置5
およびダイオード6を介して充電される。このときのコ
ンデンサ7の充電電圧VQ7は前記駆動トランジスタ8
工ミツタ電位ve8と等しくなる。また前記駆動トラン
ジスタ8のペース電位Ybaは、電源電圧v1が抵抗1
2と抵抗11で分圧された値と等しくなる。このとき前
記駆動トランジスタ8のベース電位Vbaはエミッタを
位veaより高く、駆動トランジスタ8はオフ状態とな
る。従って駆動トランジスタ8かも1駆動信号が得られ
ず、前記スイッチングトランジスタ10もオフ状態とな
る。この状態で前記入力端子1に信号が印加されると前
記増幅器4で増幅され、前記出力端子2から出力される
。この電源オン状態において前記コンデンサ13は電源
電圧v1と等しく充電されている。
電源オン状態)、前記コンデンサ7は前記定電圧装置5
およびダイオード6を介して充電される。このときのコ
ンデンサ7の充電電圧VQ7は前記駆動トランジスタ8
工ミツタ電位ve8と等しくなる。また前記駆動トラン
ジスタ8のペース電位Ybaは、電源電圧v1が抵抗1
2と抵抗11で分圧された値と等しくなる。このとき前
記駆動トランジスタ8のベース電位Vbaはエミッタを
位veaより高く、駆動トランジスタ8はオフ状態とな
る。従って駆動トランジスタ8かも1駆動信号が得られ
ず、前記スイッチングトランジスタ10もオフ状態とな
る。この状態で前記入力端子1に信号が印加されると前
記増幅器4で増幅され、前記出力端子2から出力される
。この電源オン状態において前記コンデンサ13は電源
電圧v1と等しく充電されている。
つぎに電源オン状態から電源電圧が印加されない電源オ
フ状態となった場合、前記駆動トランジスタ8のエミッ
タ端子には前記コンデンサ7に充電されていた電荷が印
加され、駆動トランジスタ8のベース端子ゾ(は、前記
コンデンサ13に充電されていた電荷が抵抗12と抵抗
11で分圧され印加される。このとき前記駆動トランジ
スタ8のエミッタ電位veaはベース電位”b8より高
くなり、この電位差が閾値電圧より大きい間、駆動トラ
ンジスタ8はオン状態となる。駆動トランジスタ8がオ
ン状態となったことでコレクタ端子から駆動信号が前記
スイッチングトランジスタ10のベース端子に印加され
るとともに前記コンデンサ14に充電される。このスイ
ッチングトランジスタ10のベース電位が閾値電圧より
大きい間、スイッチングトランジスタ10はオン状態と
なる。前記増幅器4は電源オフ状態となつ之ことで、前
記コンデンサ13から電圧が印加されるが、この増幅器
4への印加電圧は次第に小さくなり、前記入力端子1に
印加された信号の増幅に異常をきたす。このとき前記ス
イッチングトランジスタ1oはオン状態となっており、
増幅器4の異常出力信号(異常音)はスイッチングトラ
ンジスタ1oを介して接地側に出力される。
フ状態となった場合、前記駆動トランジスタ8のエミッ
タ端子には前記コンデンサ7に充電されていた電荷が印
加され、駆動トランジスタ8のベース端子ゾ(は、前記
コンデンサ13に充電されていた電荷が抵抗12と抵抗
11で分圧され印加される。このとき前記駆動トランジ
スタ8のエミッタ電位veaはベース電位”b8より高
くなり、この電位差が閾値電圧より大きい間、駆動トラ
ンジスタ8はオン状態となる。駆動トランジスタ8がオ
ン状態となったことでコレクタ端子から駆動信号が前記
スイッチングトランジスタ10のベース端子に印加され
るとともに前記コンデンサ14に充電される。このスイ
ッチングトランジスタ10のベース電位が閾値電圧より
大きい間、スイッチングトランジスタ10はオン状態と
なる。前記増幅器4は電源オフ状態となつ之ことで、前
記コンデンサ13から電圧が印加されるが、この増幅器
4への印加電圧は次第に小さくなり、前記入力端子1に
印加された信号の増幅に異常をきたす。このとき前記ス
イッチングトランジスタ1oはオン状態となっており、
増幅器4の異常出力信号(異常音)はスイッチングトラ
ンジスタ1oを介して接地側に出力される。
発明が解決しようとする問題点
しかしながら上記従来の構成では、電源オフ時において
駆動トランジスタ80ベース電流が抵抗11によって小
さく抑えられ、スイッチングトランジスタ10がオン状
態になるまでに時間がかかり、コンデンサ13の放電に
要する時間を長くとるために、コンデンサ13の容量を
大容量とし、コンデンサ13の放電にあわせて、スイッ
チングトランジスタ10のオン状態を保持するためにコ
ンデンサ14を設ける必要があっ之。
駆動トランジスタ80ベース電流が抵抗11によって小
さく抑えられ、スイッチングトランジスタ10がオン状
態になるまでに時間がかかり、コンデンサ13の放電に
要する時間を長くとるために、コンデンサ13の容量を
大容量とし、コンデンサ13の放電にあわせて、スイッ
チングトランジスタ10のオン状態を保持するためにコ
ンデンサ14を設ける必要があっ之。
本発明は上記従来の問題点を解決するもので、大容量の
コンデ/すを用いることなく、確実に電源オフ時の異常
音発生を防止するスイッチング装置を提供することを目
的とする。
コンデ/すを用いることなく、確実に電源オフ時の異常
音発生を防止するスイッチング装置を提供することを目
的とする。
問題点を解決するための手段
この目的を達成する之めに、本発明のスイッチング装置
は1.駆動トランジスタのエミ、り端子はコンデンサを
介して接地され、ベース端子はコンデンサと抵抗とから
なる並列回路を介して電源に接続されるとともに抵抗を
介して接地され、コレクタ端子は抵抗を介してスイッチ
ングトランジスタのベース端子に接続され、前記電源は
コンデンサを介して接地された構成を有している。
は1.駆動トランジスタのエミ、り端子はコンデンサを
介して接地され、ベース端子はコンデンサと抵抗とから
なる並列回路を介して電源に接続されるとともに抵抗を
介して接地され、コレクタ端子は抵抗を介してスイッチ
ングトランジスタのベース端子に接続され、前記電源は
コンデンサを介して接地された構成を有している。
作用
上記の構成によって、電源オフ状態において、駆動トラ
ンジスタのベース端子と電源端子との間に設けたコンデ
ンサの放電により、前記1駆動トランジスタのベース電
位は短時間で下がり、エミッタ電位がベース電位より高
くなって、オン状態となり、スイッチングトランジスタ
を、駆動することが可能となる。
ンジスタのベース端子と電源端子との間に設けたコンデ
ンサの放電により、前記1駆動トランジスタのベース電
位は短時間で下がり、エミッタ電位がベース電位より高
くなって、オン状態となり、スイッチングトランジスタ
を、駆動することが可能となる。
実施例
以下に本発明のスイッチング装置の実施例について第1
図を参照しながら説明する。なお従来の構成と同様の構
成については同符号を付してその詳細な説明を省略する
。
図を参照しながら説明する。なお従来の構成と同様の構
成については同符号を付してその詳細な説明を省略する
。
図において8は、駆動トランジスタで、この1駆動トラ
ンジスタ8のエミッタ端子は、定電圧装置6゜ダイオー
ド6を介して電源端子3に接続されるとともに、コンデ
ンサ7を介して接地されている。
ンジスタ8のエミッタ端子は、定電圧装置6゜ダイオー
ド6を介して電源端子3に接続されるとともに、コンデ
ンサ7を介して接地されている。
また前記駆動トランジスタ8のペース端子は、抵抗12
とコンデンサ16からなる並列回路を介して電源端子3
に接続されているとともに、抵抗11を介して接地され
ている。 前記電源端子3はコンデンサ13を介して接
地されている。 前記駆動トランジスタ8のコレクタ端
子はスイッチングトランジスタ100ペース端子に抵抗
9を介して接続されている。このスイッチングトランジ
スタ10のエミッタ端子は接地され、コレクタ端子は出
力端子2に接続されている。図において4は増幅器、1
は入力端子である。
とコンデンサ16からなる並列回路を介して電源端子3
に接続されているとともに、抵抗11を介して接地され
ている。 前記電源端子3はコンデンサ13を介して接
地されている。 前記駆動トランジスタ8のコレクタ端
子はスイッチングトランジスタ100ペース端子に抵抗
9を介して接続されている。このスイッチングトランジ
スタ10のエミッタ端子は接地され、コレクタ端子は出
力端子2に接続されている。図において4は増幅器、1
は入力端子である。
上記の構成について以下その動作を説明する。
電源オン状態とすると、前記コンデンサ7・13゜15
はそれぞれ充電される。このとき前記駆動トランジスタ
8のベース電位’I’baとエミッタ電位Wa11の間
には、 vea≧Vba+Vr (”/r:閾値電圧)の関
係が成立せず1.駆動トランジスタ8はオフ状態となる
。従って前記スイッチングトランジスタ1oは駆動電流
信号が得られずオフ状態となる。
はそれぞれ充電される。このとき前記駆動トランジスタ
8のベース電位’I’baとエミッタ電位Wa11の間
には、 vea≧Vba+Vr (”/r:閾値電圧)の関
係が成立せず1.駆動トランジスタ8はオフ状態となる
。従って前記スイッチングトランジスタ1oは駆動電流
信号が得られずオフ状態となる。
このとき前記入力端子1に入力された信号は前記増幅器
4で増幅され前記出力端子2から出力される。
4で増幅され前記出力端子2から出力される。
つぎに電源オン状態から電源オフ状態とすると、前記コ
ンデンサ7に充電されていた電荷が前記駆動トランジス
タ8のエミッタ端子に印加されるとともに、前記コンデ
ンサ13に充電されてい比電荷は、前記抵抗12とコン
デンサ15からなる並列回路および前記抵抗11を経て
接地側に放電される。このときコンデンサ15は前記コ
ンデンサ13に対して逆電位で充電されており、前記、
駆動トランジスタ8のペース電位は短時間で低くなり、
エミッタ電位”+58とベース電位Vbaの間にVθ8
≧vba +vTが成立している間、駆動トランジス
タ8はオン状態となる。、駆動トランジスタ8がオン状
態となったことで、駆動電流信号が前記スイッチングト
ランジスタ10のペース端子に印加され、ペース電位が
エミッタ電位すなわち接地に対し、閾値電圧より大きい
間、スイッチングトランジスタ1oはオン状態となる。
ンデンサ7に充電されていた電荷が前記駆動トランジス
タ8のエミッタ端子に印加されるとともに、前記コンデ
ンサ13に充電されてい比電荷は、前記抵抗12とコン
デンサ15からなる並列回路および前記抵抗11を経て
接地側に放電される。このときコンデンサ15は前記コ
ンデンサ13に対して逆電位で充電されており、前記、
駆動トランジスタ8のペース電位は短時間で低くなり、
エミッタ電位”+58とベース電位Vbaの間にVθ8
≧vba +vTが成立している間、駆動トランジス
タ8はオン状態となる。、駆動トランジスタ8がオン状
態となったことで、駆動電流信号が前記スイッチングト
ランジスタ10のペース端子に印加され、ペース電位が
エミッタ電位すなわち接地に対し、閾値電圧より大きい
間、スイッチングトランジスタ1oはオン状態となる。
前記増・福器4は電源オフ状態となったことで、前記コ
ンデンサ13から電圧を印加されるが、この印加電圧は
次第に小さくなり、前記入力端子1に印加された信号の
増幅に異常をきたす。このとき前記スイッチングトラン
ジスタ10はオン状態となっており、増幅器4の異常音
は、スイッチングトランジスタ1゜を介して接地側へ出
力される。
ンデンサ13から電圧を印加されるが、この印加電圧は
次第に小さくなり、前記入力端子1に印加された信号の
増幅に異常をきたす。このとき前記スイッチングトラン
ジスタ10はオン状態となっており、増幅器4の異常音
は、スイッチングトランジスタ1゜を介して接地側へ出
力される。
上記の構成により、前記コンデンサ16を前記電源端子
3と前記、駆動トランジスタ8のベース端子間に接続し
たことにより、電源オン状態から電源オフ状態になった
時点で、隋めて短時間で前記、駆動トランジスタ8をオ
ン状態とすることができ、これにともなって前記コンデ
ンサ13の容量を小さくすることが可能となり、さらに
前記駆動トランジスタ8のオン状態となるのに要する時
間および前記コンデンサ13の放電時間が短くなること
で、前記スイッチングトランジスタ10のペース端子に
動作保持のためのコンデンサを設ける必要がなくなる。
3と前記、駆動トランジスタ8のベース端子間に接続し
たことにより、電源オン状態から電源オフ状態になった
時点で、隋めて短時間で前記、駆動トランジスタ8をオ
ン状態とすることができ、これにともなって前記コンデ
ンサ13の容量を小さくすることが可能となり、さらに
前記駆動トランジスタ8のオン状態となるのに要する時
間および前記コンデンサ13の放電時間が短くなること
で、前記スイッチングトランジスタ10のペース端子に
動作保持のためのコンデンサを設ける必要がなくなる。
発明の効果
上記の実施例の説明より明らかなように本発明によれば
、駆動トランジスタのペース端子と電源をコンデンサと
抵抗とからなる並列回路を介して接続したことによシ、
電源オン状態から電源オフ状態となっ之ときに、極めて
短時間に前記、駆動トランジスタをオン状態とすること
ができ、増幅器の電源電圧低下にともなう異常音の出力
を確実に防止でき、さらに電源、接地間に設けたコンデ
ンサ日の容量を小さくすることが可能となり、またスイ
ッチングトランジスタのペース端子に動作保持の之めの
大容量のコンデンサを設ける必要のない優れたスイッチ
ング装置を提供できるものである。
、駆動トランジスタのペース端子と電源をコンデンサと
抵抗とからなる並列回路を介して接続したことによシ、
電源オン状態から電源オフ状態となっ之ときに、極めて
短時間に前記、駆動トランジスタをオン状態とすること
ができ、増幅器の電源電圧低下にともなう異常音の出力
を確実に防止でき、さらに電源、接地間に設けたコンデ
ンサ日の容量を小さくすることが可能となり、またスイ
ッチングトランジスタのペース端子に動作保持の之めの
大容量のコンデンサを設ける必要のない優れたスイッチ
ング装置を提供できるものである。
第1図は本発明のスイッチング装置の一実施例における
回路図、第2図は従来のスイッチング装置の回路図であ
る。 7,13.15・・・・・・コンデンサ、8・・・・・
・駆動トランジスタ、9,11.12・・・・・・抵抗
、10・・・・・・スイッチングトランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名相
1 図 7j3.r
5−UyW;Ylo−−ズf7fシヂにランジスダ 第2図
回路図、第2図は従来のスイッチング装置の回路図であ
る。 7,13.15・・・・・・コンデンサ、8・・・・・
・駆動トランジスタ、9,11.12・・・・・・抵抗
、10・・・・・・スイッチングトランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名相
1 図 7j3.r
5−UyW;Ylo−−ズf7fシヂにランジスダ 第2図
Claims (1)
- スイッチングトランジスタと、このスイッチングトラン
ジスタを駆動する駆動トランジスタを備え、前記駆動ト
ランジスタのエミッタ端子はコンデンサを介して接地さ
れるとともに定電圧が印加され、ベース端子はコンデン
サと抵抗からなる並列回路を介して電源に接続されると
ともに抵抗を介して接地され、前記スイッチングトラン
ジスタのベース端子と前記駆動トランジスタのコレクタ
端子は抵抗を介して接続され、前記電源はコンデンサを
介して接地されているスイッチング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150305A JPS636907A (ja) | 1986-06-26 | 1986-06-26 | スイツチング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61150305A JPS636907A (ja) | 1986-06-26 | 1986-06-26 | スイツチング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS636907A true JPS636907A (ja) | 1988-01-12 |
Family
ID=15494099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61150305A Pending JPS636907A (ja) | 1986-06-26 | 1986-06-26 | スイツチング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS636907A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575455A (ja) * | 1991-01-31 | 1993-03-26 | Crystal Semiconductor Corp | 低電力電源状態におけるデジタル−アナログコンバータのシヤツトダウン |
-
1986
- 1986-06-26 JP JP61150305A patent/JPS636907A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575455A (ja) * | 1991-01-31 | 1993-03-26 | Crystal Semiconductor Corp | 低電力電源状態におけるデジタル−アナログコンバータのシヤツトダウン |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1998009361A1 (fr) | Source d'alimentation electrique | |
JP3263418B2 (ja) | 電源回路 | |
US7436042B2 (en) | Circuit for driving gate of power MOSFET | |
JPS63111710A (ja) | パルス増幅器の駆動回路 | |
JPS636907A (ja) | スイツチング装置 | |
JP3323998B2 (ja) | 電源装置 | |
JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
JPS61144905A (ja) | スプリアス信号低減化回路 | |
JPH07184370A (ja) | 電池駆動の音響機器 | |
JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
JPH053634A (ja) | バツテリ充放電回路 | |
KR920005100Y1 (ko) | 음향 기기의 뮤팅 회로 | |
KR860000177Y1 (ko) | 무신호시의 소비전원 절감회로 | |
JP3342425B2 (ja) | 駆動回路 | |
JPH01272307A (ja) | 電力増幅装置 | |
JP2834929B2 (ja) | 増幅回路 | |
KR890000225Y1 (ko) | 뮤팅기능을 겸한 전원제어회로 | |
KR940002970B1 (ko) | 쇼크음 방지회로 | |
JP2607370Y2 (ja) | 充放電制御回路 | |
KR950011623B1 (ko) | 팝노이즈 제거회로 | |
JPS61194923A (ja) | ミユ−ト装置 | |
JPS5928708A (ja) | 増幅回路 | |
JPH0458202B2 (ja) | ||
JPS60224329A (ja) | Mos集積回路素子の入力回路 | |
JPS6254241B2 (ja) |