JPS636837A - オ−ミツク電極の製造方法 - Google Patents
オ−ミツク電極の製造方法Info
- Publication number
- JPS636837A JPS636837A JP14831186A JP14831186A JPS636837A JP S636837 A JPS636837 A JP S636837A JP 14831186 A JP14831186 A JP 14831186A JP 14831186 A JP14831186 A JP 14831186A JP S636837 A JPS636837 A JP S636837A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ohmic electrode
- boron
- forming
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 238000002844 melting Methods 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- -1 boron ions Chemical class 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 9
- 238000000137 annealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積回路の縦配線に使用しうる耐熱オーミック
電極の形成方法に関する。
電極の形成方法に関する。
（従来の技術）
集積回路においては素子寸法の縮小によって高密度化が
進められている。素子寸法の微細化は露光技術の進歩に
よっており、電子ビーム露光やＸ線露光技術によればサ
ブミクロン寸法の素子の形成も可能である。この様な微
細素子によって集積回路を構成すれば１６メがピッ）Ｄ
ＲＡＭの様な大規模集積回路の実現が可能である。しか
しながら、前記露光技術および微細加工技術によって大
規模集積回路を実現するには数多くの技術的課題が解決
されなければならない。また６４メガビットＤＲＡＭの
様な更に規模の大きい集積回路の実現に対しては困難性
が増す。近年、この問題を解決する方法として素子を三
次元的に積層化させて集積回路を形成する三次元集積回
路が提案されている。しかし、この三次元集積回路の形
成においては従来の二次元集積回路の製造技術に加えて
、絶縁膜上に単結晶シリコンを形成するＳ○■技術や素
子を縦に接続させる配線技術等の新規技術の開発が必要
である。素子間の縦配線を形成するためのオーミック電
極は土石に素子を形成するための製造工程における熱処
理に酎える必要があり、少なくとも９９０°Ｃ程度の耐
熱性が要求される。このオーミック電極の従来の形成方
法は、下層の素子の活性層を構成す、る高濃度不純物ド
ープ層の表面の一部に設けた開口ｉこスパッタ法によっ
て高融点金属１゛シかしながら、いずれの方法で形成さ
れたオーミック電極もその耐熱性は不充分であり、８０
０°Ｃ程度の熱処理後にオーミック特性は維持されない
。
進められている。素子寸法の微細化は露光技術の進歩に
よっており、電子ビーム露光やＸ線露光技術によればサ
ブミクロン寸法の素子の形成も可能である。この様な微
細素子によって集積回路を構成すれば１６メがピッ）Ｄ
ＲＡＭの様な大規模集積回路の実現が可能である。しか
しながら、前記露光技術および微細加工技術によって大
規模集積回路を実現するには数多くの技術的課題が解決
されなければならない。また６４メガビットＤＲＡＭの
様な更に規模の大きい集積回路の実現に対しては困難性
が増す。近年、この問題を解決する方法として素子を三
次元的に積層化させて集積回路を形成する三次元集積回
路が提案されている。しかし、この三次元集積回路の形
成においては従来の二次元集積回路の製造技術に加えて
、絶縁膜上に単結晶シリコンを形成するＳ○■技術や素
子を縦に接続させる配線技術等の新規技術の開発が必要
である。素子間の縦配線を形成するためのオーミック電
極は土石に素子を形成するための製造工程における熱処
理に酎える必要があり、少なくとも９９０°Ｃ程度の耐
熱性が要求される。このオーミック電極の従来の形成方
法は、下層の素子の活性層を構成す、る高濃度不純物ド
ープ層の表面の一部に設けた開口ｉこスパッタ法によっ
て高融点金属１゛シかしながら、いずれの方法で形成さ
れたオーミック電極もその耐熱性は不充分であり、８０
０°Ｃ程度の熱処理後にオーミック特性は維持されない
。
従って、三次元集積回路は縦配線等に使われる耐熱オー
ミック電極としては使用できない。
ミック電極としては使用できない。
本発明の目的は三次元集積回路の縦配線用の耐熱オーミ
ック電極として使用しうる少なくとも９００°Ｃ程度の
耐熱性を持ったオーミック電極の形成方法を提供するこ
とにある。
ック電極として使用しうる少なくとも９００°Ｃ程度の
耐熱性を持ったオーミック電極の形成方法を提供するこ
とにある。
（問題点を解決するための手段）
本発明によれば高濃度に不純物がドープされたシリコン
領域を少なくとも表面に備えた基板の前記シリコン表面
に絶縁膜を形成し、該絶縁膜に開口を設け前記シリコン
表面の一部を露出させる工程と、該露出シリコン表面の
少なくとも一部を覆う様に高融点金属シリサイド膜をバ
イアススパッタ法によって形成する工程とを含むことを
特徴としたオーミック電極の製造方法かえられる。
領域を少なくとも表面に備えた基板の前記シリコン表面
に絶縁膜を形成し、該絶縁膜に開口を設け前記シリコン
表面の一部を露出させる工程と、該露出シリコン表面の
少なくとも一部を覆う様に高融点金属シリサイド膜をバ
イアススパッタ法によって形成する工程とを含むことを
特徴としたオーミック電極の製造方法かえられる。
（実施例）
以下、詳細な実施例を用いて本発明を説明す３５００人
の５ｉ０２膜３４を形成した後、９００°０２０分間の
アニールを行ってＣＶＤ５ｉ０２膜の緻密化を行うと同
時に注入ボロンの活性化を行い、その後通常のホトエツ
チング法によりボロンドープｐ＋ｓｉ層表面３５を露出
させてコンタクトホールを形成して第１図（ｂ）の構造
を得た。次に、高周波バイアススパッタ装置内に試料を
導入し、バックエッチによりｐ型Ｓｉ表面３５を約１０
０人エツチングしたのち、真空度３ｍＴｏｒｒのＭ雰囲
気中の高周波バイアススパッタ法により、Ｍｏシリサイ
ド膜を形成する。まずｐ型Ｓｉ表面３５にダメージを生
じさせない一１００ｖの基板バイアス、ターゲットパワ
−１ｋｗ″′ｃＭｏシリサイドを厚さ２０００人形成し
た。
の５ｉ０２膜３４を形成した後、９００°０２０分間の
アニールを行ってＣＶＤ５ｉ０２膜の緻密化を行うと同
時に注入ボロンの活性化を行い、その後通常のホトエツ
チング法によりボロンドープｐ＋ｓｉ層表面３５を露出
させてコンタクトホールを形成して第１図（ｂ）の構造
を得た。次に、高周波バイアススパッタ装置内に試料を
導入し、バックエッチによりｐ型Ｓｉ表面３５を約１０
０人エツチングしたのち、真空度３ｍＴｏｒｒのＭ雰囲
気中の高周波バイアススパッタ法により、Ｍｏシリサイ
ド膜を形成する。まずｐ型Ｓｉ表面３５にダメージを生
じさせない一１００ｖの基板バイアス、ターゲットパワ
−１ｋｗ″′ｃＭｏシリサイドを厚さ２０００人形成し
た。
次に、コンタクトホール埋込みに有効な一５００Ｖの基
板バイアス、ターゲットパワー１ｋｗで厚さ６０００人
のＭｏシリサイド膜を堆積し、その後ドライエツチング
によりＭｏシリサイド膜をパターニングしてＭｏシリサ
イド配線３６を形成して第１図（Ｃ）に示されたオーミ
ック電極を形成した。
板バイアス、ターゲットパワー１ｋｗで厚さ６０００人
のＭｏシリサイド膜を堆積し、その後ドライエツチング
によりＭｏシリサイド膜をパターニングしてＭｏシリサ
イド配線３６を形成して第１図（Ｃ）に示されたオーミ
ック電極を形成した。
（発明の効果）
米例の場合の１０−５Ω・Ｃｍ２の接触抵抗値より１桁
程度以上低い値である。
程度以上低い値である。
第２図に第１図を示したオーミック電極の９５０°Ｃ１
３０分間のアニール後の電流−電圧特性を示す。電流−
電圧特性は直線であり、アニール前のオーミック特性が
高温アニール後にも推持されている。
３０分間のアニール後の電流−電圧特性を示す。電流−
電圧特性は直線であり、アニール前のオーミック特性が
高温アニール後にも推持されている。
また、ｐ型Ｓｉ基板上に形成したＡｓ注入ｎ”−８ｉに
対しても同様に９５０°Ｃ１３０分間のアニール後にも
〜１０−６Ω・Ｃｍ２の低接触抵抗値が得られた。この
様に本発明の耐熱オーミック電極ではｎ”−８ｉ及びｐ
”−８ｉの両者に対して低接触抵抗値が得られており、
三次元集積回路における積層０Ｍ０８回路の様にｐ”−
８ｉとｎ”−８ｉとの両者の活性層に対する耐熱電極が
必要な場合にも適用できる。前記実施例において、高融
点金属シリサイドとしてＭＯシリサイドを用いた場合に
ついて示したが、ＷＳｉ２．ＴａＳｉ２などの場合も同
様な卓効があった。
対しても同様に９５０°Ｃ１３０分間のアニール後にも
〜１０−６Ω・Ｃｍ２の低接触抵抗値が得られた。この
様に本発明の耐熱オーミック電極ではｎ”−８ｉ及びｐ
”−８ｉの両者に対して低接触抵抗値が得られており、
三次元集積回路における積層０Ｍ０８回路の様にｐ”−
８ｉとｎ”−８ｉとの両者の活性層に対する耐熱電極が
必要な場合にも適用できる。前記実施例において、高融
点金属シリサイドとしてＭＯシリサイドを用いた場合に
ついて示したが、ＷＳｉ２．ＴａＳｉ２などの場合も同
様な卓効があった。
第１図（ａ）〜（Ｃ）は本発明の実施例を示す断面図。
第２図は該オーミック電極の９５０°Ｃ１３０分間のア
ニール後の電流−電圧特性図である。 図中において、３１はｐ型Ｓｉ基板、３２．３４は５ｉ
０２膜、３３はｐ＋−８ｉ層、３６はＭＯシリサイド、
３５はｐ”−８ｉ層表面をそれぞれ示す。
ニール後の電流−電圧特性図である。 図中において、３１はｐ型Ｓｉ基板、３２．３４は５ｉ
０２膜、３３はｐ＋−８ｉ層、３６はＭＯシリサイド、
３５はｐ”−８ｉ層表面をそれぞれ示す。
Claims (1)
- 高濃度に不純物がドープされたシリコン領域を少なくと
も表面に備えた基板の前記シリコン表面に絶縁膜を形成
し、該絶縁膜に開口を設け前記シリコン表面の一部を露
出させる工程と、該露出シリコン表面の少なくとも一部
を覆う様に高融点金属シリサイド膜をバイアススパッタ
法によって形成する工程とを含むことを特徴としたオー
ミック電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148311A JPH0658900B2 (ja) | 1986-06-26 | 1986-06-26 | オ−ミツク電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61148311A JPH0658900B2 (ja) | 1986-06-26 | 1986-06-26 | オ−ミツク電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS636837A true JPS636837A (ja) | 1988-01-12 |
| JPH0658900B2 JPH0658900B2 (ja) | 1994-08-03 |
Family
ID=15449951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61148311A Expired - Lifetime JPH0658900B2 (ja) | 1986-06-26 | 1986-06-26 | オ−ミツク電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658900B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120337A (en) * | 1981-01-17 | 1982-07-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58194334A (ja) * | 1982-05-07 | 1983-11-12 | Nec Corp | 薄膜の形成方法 |
| JPS61111525A (ja) * | 1984-11-06 | 1986-05-29 | Nec Corp | 半導体素子の電極形成方法 |
-
1986
- 1986-06-26 JP JP61148311A patent/JPH0658900B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57120337A (en) * | 1981-01-17 | 1982-07-27 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58194334A (ja) * | 1982-05-07 | 1983-11-12 | Nec Corp | 薄膜の形成方法 |
| JPS61111525A (ja) * | 1984-11-06 | 1986-05-29 | Nec Corp | 半導体素子の電極形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0658900B2 (ja) | 1994-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07142567A (ja) | Ｓｏｉ膜厚制御法 | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| JPS6158974B2 (ja) | ||
| JPS636837A (ja) | オ−ミツク電極の製造方法 | |
| JPS59161857A (ja) | 半導体装置用配線および抵抗体 | |
| JPH0157507B2 (ja) | ||
| JP3292154B2 (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| JPS63304646A (ja) | 超電導体薄膜パタ−ンの形成方法 | |
| TW536757B (en) | Manufacturing method of composite devices having gate electrodes with different dimensions | |
| JPS5890776A (ja) | 半導体装置及びその製造方法 | |
| Böer et al. | Integrated Circuit Processing | |
| JPH0472630A (ja) | 半導体装置の製造方法 | |
| JPS58121643A (ja) | 半導体装置の製造方法 | |
| JP2009188247A (ja) | ステンシルマスク用ｓｏｉ基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法 | |
| JPH0258218A (ja) | 半導体装置の製造方法 | |
| JPH01265512A (ja) | 半導体装置の製造方法 | |
| JPS63153859A (ja) | 半導体素子の製造方法 | |
| JPH01286364A (ja) | 半導体装置の製造方法 | |
| JPS6182479A (ja) | 半導体装置の製造方法 | |
| JPS59169172A (ja) | 半導体記憶装置の製造方法 | |
| JPS6180865A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |