JPS6367639A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS6367639A JPS6367639A JP21318086A JP21318086A JPS6367639A JP S6367639 A JPS6367639 A JP S6367639A JP 21318086 A JP21318086 A JP 21318086A JP 21318086 A JP21318086 A JP 21318086A JP S6367639 A JPS6367639 A JP S6367639A
- Authority
- JP
- Japan
- Prior art keywords
- level
- message
- interrupt
- interruption
- cpu102
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 235000002020 sage Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メツセージ転送によってイペ／ト（事象）を
発生するバスを用いる割込み制御方式〔従来の技術Ｊ 従来の割込み制御方式では、各々の割込み要求元（装置
等）からの割込み要求信号を、割込みレベルに対応した
処理装置の割込み処理部に直接入力している。この従来
方式１丁、小規模システムでは有効であるが、大規模シ
ステムでは、多数の割込み要求信号線をシステムバス上
に走らせる必要があり、極めて複雑な７ステムとなるか
、または、割込み要求信号線の数による制限から実現が
困難となる場合がある。
発生するバスを用いる割込み制御方式〔従来の技術Ｊ 従来の割込み制御方式では、各々の割込み要求元（装置
等）からの割込み要求信号を、割込みレベルに対応した
処理装置の割込み処理部に直接入力している。この従来
方式１丁、小規模システムでは有効であるが、大規模シ
ステムでは、多数の割込み要求信号線をシステムバス上
に走らせる必要があり、極めて複雑な７ステムとなるか
、または、割込み要求信号線の数による制限から実現が
困難となる場合がある。
メツセージ型バスは、このような問題を解決するため忙
提案されたシステム・バス方式である（例えば、「電子
科学Ｊ（１９８４年３月号）第１３頁−第２６頁参照）
０メツセージ型バスでは割込み要求信号がなく、代わり
にメツセージ空間を介して割込み要求先のアドレスにメ
ツセージを転送することによシ、イベント（事象）を発
生さ′せる。このえ弐罠より、システムバスは単純で拡
張が容易となる。また、広大なメツセージ空間により、
多数のメツセージレベルを定義することが可能である。
提案されたシステム・バス方式である（例えば、「電子
科学Ｊ（１９８４年３月号）第１３頁−第２６頁参照）
０メツセージ型バスでは割込み要求信号がなく、代わり
にメツセージ空間を介して割込み要求先のアドレスにメ
ツセージを転送することによシ、イベント（事象）を発
生さ′せる。このえ弐罠より、システムバスは単純で拡
張が容易となる。また、広大なメツセージ空間により、
多数のメツセージレベルを定義することが可能である。
上述したメツセージ型バスを、従来の割込み方式をとる
処理装置に接続しようとする場合、メツセージを受信す
ることによって処理装置に割込み要求信号を発生するイ
ンタフェース回路が会費になる。しかし、メツセージに
よって送られるイベントの数に比べて処理装置の割込み
線の数が少ないため、１対１に対応させることができな
いという欠点がある。
処理装置に接続しようとする場合、メツセージを受信す
ることによって処理装置に割込み要求信号を発生するイ
ンタフェース回路が会費になる。しかし、メツセージに
よって送られるイベントの数に比べて処理装置の割込み
線の数が少ないため、１対１に対応させることができな
いという欠点がある。
本発明の方式は、メツセージ転送により事象を発生する
メツセージ型バスと、 前記メツセージ転送により発生できる前記事象の数より
少ない数の割込レベルを有する処理手段と、前記バスか
らのメツセージの受信に応答して該メツセージ中に含ま
れるメツセージレベル情報を保持するとともに予め定め
た割込レベルで前記処理手段に割込み要求を行なう制御
手段とを少なくとも】つの第１の装置と 前記バス上にメツセージを送出する第２の装置とを備え
、 前記第１の装置において、前記処理手段が、自身に現在
設定されている割込レベルと前記制御手段からの割込レ
ベルとの比較結果に基づいて前記制御手段からの割込み
要求を受けつけたとき、前記制御手段に保持されている
前記メツセージレベル情報とソフトウェアにより設定さ
れている閾値レベルとの比較を行ないこの比較結果に基
づいて前記自身に現在設定されている割込みレベルを変
更する。
メツセージ型バスと、 前記メツセージ転送により発生できる前記事象の数より
少ない数の割込レベルを有する処理手段と、前記バスか
らのメツセージの受信に応答して該メツセージ中に含ま
れるメツセージレベル情報を保持するとともに予め定め
た割込レベルで前記処理手段に割込み要求を行なう制御
手段とを少なくとも】つの第１の装置と 前記バス上にメツセージを送出する第２の装置とを備え
、 前記第１の装置において、前記処理手段が、自身に現在
設定されている割込レベルと前記制御手段からの割込レ
ベルとの比較結果に基づいて前記制御手段からの割込み
要求を受けつけたとき、前記制御手段に保持されている
前記メツセージレベル情報とソフトウェアにより設定さ
れている閾値レベルとの比較を行ないこの比較結果に基
づいて前記自身に現在設定されている割込みレベルを変
更する。
次に本発明について図面を参照して詳細に説明する。
Ｍ】図を参照すると、本発明の一実施例はメ。
セージ型ンステムバス１０】と、データ処理装置２０４
とから構成され、さらに、装置２０４は、処理部（ＣＰ
Ｕ）１０２と、バス・インターフェース部（ＢＩＵ）１
０３と、ＢＩＵ１０３からＣＰＵ］０２に割込み要求信
号を伝送するための割込要求線１０４とを有している。
とから構成され、さらに、装置２０４は、処理部（ＣＰ
Ｕ）１０２と、バス・インターフェース部（ＢＩＵ）１
０３と、ＢＩＵ１０３からＣＰＵ］０２に割込み要求信
号を伝送するための割込要求線１０４とを有している。
第２図に示すように、メツセージ型システムバＸ１０１
は、７ドレス／テータバス２０１． コマンドバス２０
２および制御バス２０３からなり、装置２０４以下に磁
気ディスク装置等の装置２０５も接続されている。
は、７ドレス／テータバス２０１． コマンドバス２０
２および制御バス２０３からなり、装置２０４以下に磁
気ディスク装置等の装置２０５も接続されている。
メツセージ型７ステムバスでは、メモリアクセス、■１
０アクセスおよび割込み袋求等の処理は全てバス上での
データ転送として扱われる。コマンドバス２０２上のコ
マンド信号は、データ転送がメモリ空間上かＩ１０空間
上かメツセージ空間上かを指定する。アドレス／データ
バス２０１は、アドレス信号およびデータの転送で共用
しており、アドレス信号転送フェーズ（制御バス２０３
上の、信号により指定）のときのこのバス２０１上の信
号は前記コマンド信号の指定する空間上でのアドレスを
示す。Ｉ１０空間またはメツセージ空間が指定されてい
るときには、バス２０１上のアドレス信号は、第３図に
示すように、送信先を示すデスティネー７！ノアドレス
フィールド３０１． 送信元を示すソースアドレスフィ
ールド３０２およびメツセージレベルフィールド３０３
を含／ｖでいる。例えば、装置２０５から装置２０４に
メツセージを転送するときには、装置２０５は、フィー
ルド３０１に装置２０４の識別（ＩＤ）番号、フィール
ド３０２に自身のＩＤ番号、３０３に転送すべきメツセ
ージレベルを設定したアドレス信号をバス２０１に出力
するとともにメツセージ空間を指定するコマンド信号を
バス２０２に出力する。
０アクセスおよび割込み袋求等の処理は全てバス上での
データ転送として扱われる。コマンドバス２０２上のコ
マンド信号は、データ転送がメモリ空間上かＩ１０空間
上かメツセージ空間上かを指定する。アドレス／データ
バス２０１は、アドレス信号およびデータの転送で共用
しており、アドレス信号転送フェーズ（制御バス２０３
上の、信号により指定）のときのこのバス２０１上の信
号は前記コマンド信号の指定する空間上でのアドレスを
示す。Ｉ１０空間またはメツセージ空間が指定されてい
るときには、バス２０１上のアドレス信号は、第３図に
示すように、送信先を示すデスティネー７！ノアドレス
フィールド３０１． 送信元を示すソースアドレスフィ
ールド３０２およびメツセージレベルフィールド３０３
を含／ｖでいる。例えば、装置２０５から装置２０４に
メツセージを転送するときには、装置２０５は、フィー
ルド３０１に装置２０４の識別（ＩＤ）番号、フィール
ド３０２に自身のＩＤ番号、３０３に転送すべきメツセ
ージレベルを設定したアドレス信号をバス２０１に出力
するとともにメツセージ空間を指定するコマンド信号を
バス２０２に出力する。
第４図は装［２０４がメツセージを受信する場合の動作
を示すフローチャートである。まず、装置２０４内のＢ
ＩＵ１０３は、バス上のメツセージ転送を検出すると、
アドレス信号中のディステイネ−Ｓ／！ノアドレスフィ
ールド３０１が自分のＩＤ番号と一致しているか比較し
くステップ４Ａ）、一致シていれば、メツセージレベル
フィールド３０３の示すレベルがＢＩＵｌ ０３内に設
けたメ、セージレベルレジスタ（図示せず）の示すレベ
ルより大きい否かを判定し、等しいか小さければこのメ
ツセージを受は付けず、大きければ、このメツセージレ
ベルフィールド３０３の示すレベルをＢＩＵＩ ０３内
に設けた内部レジスタ（図示せず）に保持する（ステ、
グ４Ｂ）とともに、ＣＰＵ】０３に対する割込み要求線
１０４をアクティブにする（ステ、プ４Ｃ）。ＢＩＵか
らの割込みには予め定めた割込レベルが割当てられてい
る。
を示すフローチャートである。まず、装置２０４内のＢ
ＩＵ１０３は、バス上のメツセージ転送を検出すると、
アドレス信号中のディステイネ−Ｓ／！ノアドレスフィ
ールド３０１が自分のＩＤ番号と一致しているか比較し
くステップ４Ａ）、一致シていれば、メツセージレベル
フィールド３０３の示すレベルがＢＩＵｌ ０３内に設
けたメ、セージレベルレジスタ（図示せず）の示すレベ
ルより大きい否かを判定し、等しいか小さければこのメ
ツセージを受は付けず、大きければ、このメツセージレ
ベルフィールド３０３の示すレベルをＢＩＵＩ ０３内
に設けた内部レジスタ（図示せず）に保持する（ステ、
グ４Ｂ）とともに、ＣＰＵ】０３に対する割込み要求線
１０４をアクティブにする（ステ、プ４Ｃ）。ＢＩＵか
らの割込みには予め定めた割込レベルが割当てられてい
る。
ＣＰＵへの割込み；ス、他にもタイマー割込み等、複数
種類あり、それぞれ個有の割込みレベルが割当てられて
いる。
種類あり、それぞれ個有の割込みレベルが割当てられて
いる。
次にＣＰＵ１０２は、割込み受付は可能な状態でありか
つＢＩＵからの割込み要求レベルがＣＰＵ１０２の現在
の割込みレベル（カレントレベル）より高い場合には、
現在実行中の処理を中断してカレントレベルをこの割込
要求レベルに上げる（ステップ４Ｄおよび４Ｅ）。次に
、ＣＰＵ１０２はＢＩＵＩ ０３の前記内部Ｖジスタに
保持されているメツセージレベルを読出しくステップ４
Ｆ）。
つＢＩＵからの割込み要求レベルがＣＰＵ１０２の現在
の割込みレベル（カレントレベル）より高い場合には、
現在実行中の処理を中断してカレントレベルをこの割込
要求レベルに上げる（ステップ４Ｄおよび４Ｅ）。次に
、ＣＰＵ１０２はＢＩＵＩ ０３の前記内部Ｖジスタに
保持されているメツセージレベルを読出しくステップ４
Ｆ）。
そのメツセージレベルと機絨的またはソフトフェア的に
よって予め設定した閾値レベルとの大小比較を行なう（
ステップ４Ｇ）。
よって予め設定した閾値レベルとの大小比較を行なう（
ステップ４Ｇ）。
メツセージレベルが閾値レベルより小でい場合に（言、
ＣＰＵ］０２はＢＩＵＩ ０３内に設けたメツセージレ
ベルレジスタ（図示せず）にこの閾値レベルを書込んで
、バス１０１からこの閾値レベルより高位レベルのメツ
セージだけを受付ける状態にし、ＣＰＵ］０２のカレン
トレベルを１つ上げて（ステ、プ４Ｈ）、割込み処理を
行なう（ステ、グ４１）。この結果、これ以降は、ＢＩ
Ｕからの割込みおよびこの割込みよシレペルの低い割込
みをＣＰＵは受は付けない。
ＣＰＵ］０２はＢＩＵＩ ０３内に設けたメツセージレ
ベルレジスタ（図示せず）にこの閾値レベルを書込んで
、バス１０１からこの閾値レベルより高位レベルのメツ
セージだけを受付ける状態にし、ＣＰＵ］０２のカレン
トレベルを１つ上げて（ステ、プ４Ｈ）、割込み処理を
行なう（ステ、グ４１）。この結果、これ以降は、ＢＩ
Ｕからの割込みおよびこの割込みよシレペルの低い割込
みをＣＰＵは受は付けない。
ステ、グ４Ｇにおいて、メツセージレベルが閾値レベル
より大きいかまたは等しい場合には、ＣＰＵ１０２は、
ＢＩＵＩ ０３内のメツセージレベルレジスタに最高位
レベルを書込んで、ハス１０】からのメツセージを全て
受付けない状態にし、ＣＰＵ１０２のカクノトレペルを
変更せずに割込み処理を行な５（ステップ４Ｉ）。
より大きいかまたは等しい場合には、ＣＰＵ１０２は、
ＢＩＵＩ ０３内のメツセージレベルレジスタに最高位
レベルを書込んで、ハス１０】からのメツセージを全て
受付けない状態にし、ＣＰＵ１０２のカクノトレペルを
変更せずに割込み処理を行な５（ステップ４Ｉ）。
以上、説明してきた閾値レベルはソフトウェアによって
変更可能である。すなわち、例えばメツセージレベルの
０ＯＨ−ＦＦＨがそれぞれ個有の割込み要求元（装置）
に割当てられている場合、例えば、閾値レベルを２０Ｈ
に設定した時は、００Ｈ〜２（ｌ までを割当てられ
た割込み要求元が高速割込みとして高い優先度が与えら
れ、２１Ｈ〜ＦＦＨを割当てられた割込み要求元は低速
割込みとなる。
変更可能である。すなわち、例えばメツセージレベルの
０ＯＨ−ＦＦＨがそれぞれ個有の割込み要求元（装置）
に割当てられている場合、例えば、閾値レベルを２０Ｈ
に設定した時は、００Ｈ〜２（ｌ までを割当てられ
た割込み要求元が高速割込みとして高い優先度が与えら
れ、２１Ｈ〜ＦＦＨを割当てられた割込み要求元は低速
割込みとなる。
以上説明したよう罠、本発明には、ＣＰＵ等の処理部側
の有する割込みレベルの数による制限を受けることなく
多数のイベントの割込み処理を達成できるという効果が
ある。また、ソフトフェア的に閾値レベルを任意に設定
するとぎには、メ。
の有する割込みレベルの数による制限を受けることなく
多数のイベントの割込み処理を達成できるという効果が
ある。また、ソフトフェア的に閾値レベルを任意に設定
するとぎには、メ。
セージレベルの優先度の設定を、ノ１−ドウエアを変更
することなく行なうこともできるという効果がある。
することなく行なうこともできるという効果がある。
第１図は本発明の一実施例のブロック図、第２図はメツ
セージ型バスと、各装置との接続関係を示す図、第３図
はアドレス信号のフォーマットを示す図および第４図は
メツセージを受信したときの動作の流れ示す流れ図であ
る。 １０１ ・・・・メツセージ型バス、】０２・・・・・
ＣＰＵ。 １０３・・・・・・ＢＩＵ、２０１ ・・・・・アトＶ
ス／データバス、２０２・・・・・・コマンドバス、２
０３・・・・・制御バス、２０４・・・・・・データ処
理部［，３０１・・・・・・デスティネ７ヨノアドレス
フィールド、３０２・・・・・ソースアドレスフィール
ド、３０３・・・・・・メッセージレペルフィールド。 箔１図 ｆｉＺ図 万３図
セージ型バスと、各装置との接続関係を示す図、第３図
はアドレス信号のフォーマットを示す図および第４図は
メツセージを受信したときの動作の流れ示す流れ図であ
る。 １０１ ・・・・メツセージ型バス、】０２・・・・・
ＣＰＵ。 １０３・・・・・・ＢＩＵ、２０１ ・・・・・アトＶ
ス／データバス、２０２・・・・・・コマンドバス、２
０３・・・・・制御バス、２０４・・・・・・データ処
理部［，３０１・・・・・・デスティネ７ヨノアドレス
フィールド、３０２・・・・・ソースアドレスフィール
ド、３０３・・・・・・メッセージレペルフィールド。 箔１図 ｆｉＺ図 万３図
Claims (1)
- 【特許請求の範囲】 メッセージ転送により事象を発生するメッセージ型バス
と、 前記メッセージ転送により発生できる前記事象の数より
少ない数の割込レベルを有する処理手段と、前記バスか
らのメッセージの受信に応答して該メッセージ中に含ま
れるメッセージレベル情報を保持するとともに予め定め
た割込レベルで前記処理手段に割込み要求を行なう制御
手段とを有する少なくとも１つの第１の装置と、 前記バス上にメッセージを送出する少なくとも１つの第
２の装置とを備え、 前記第１の装置において、前記処理手段が、自身に現在
設定されている割込レベルと前記制御手段からの割込レ
ベルとの比較結果に基づいて前記制御手段からの割込み
要求を受けつけたとき、前記制御手段に保持されている
前記メッセージレベル情報と予め設定されている閾値レ
ベルとの比較を行ないこの比較結果に基づいて前記自身
に現在設定されている割込レベルを変更することを特徴
とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21318086A JPS6367639A (ja) | 1986-09-09 | 1986-09-09 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21318086A JPS6367639A (ja) | 1986-09-09 | 1986-09-09 | 割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367639A true JPS6367639A (ja) | 1988-03-26 |
Family
ID=16634868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21318086A Pending JPS6367639A (ja) | 1986-09-09 | 1986-09-09 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367639A (ja) |
-
1986
- 1986-09-09 JP JP21318086A patent/JPS6367639A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1992015162A1 (en) | Method and apparatus for controlling data communication operations within stations of a local area network | |
| EP0969384B1 (en) | Method and apparatus for processing information, and providing medium | |
| JPS6367639A (ja) | 割込み制御方式 | |
| JPS61138354A (ja) | デユアル・バス型高速デ−タ処理回路 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH03204254A (ja) | データ受信装置 | |
| JP3298558B2 (ja) | 監視制御メッセージの送受信方法 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JP2961542B2 (ja) | データ処理システム | |
| JP3172196B2 (ja) | 通信制御方法 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPH03144757A (ja) | ネットワークシステムにおけるパケット通信方式 | |
| JPH1063606A (ja) | Ｄｍａ転送制御方法 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH0311848A (ja) | 通信制御装置 | |
| JPH04245340A (ja) | 拡張システム監視方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS6394356A (ja) | 割込処理制御方式 | |
| JPH10214253A (ja) | リクエスト制御回路 | |
| JPH0512181A (ja) | 電子計算機 | |
| JPH0128971B2 (ja) | ||
| JPH05265920A (ja) | 拡張記憶装置データ転送方式 | |
| JPH01123551A (ja) | 調歩データ受信方式 | |
| JPH06230980A (ja) | 割込み回路 | |
| JP2000207274A (ja) | 共有メモリの読出制御装置および読出制御方法 |