JPH1063606A - Ｄｍａ転送制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＭＡ転送機能を有する電子装置における演
算処理回路の処理能力を向上する。 【解決手段】 初期設定時にマイクロプロセサ（μＰ）
４４から時間設定データが定期周期起動回路４６に与え
られ、定期周期起動回路４６から起動指示Ｓ４６がＤＭ
ＡＣ転送起動制御回路４７に出力される。ＤＭＡＣ転送
起動制御回路４７には、初期設定時にμＰ４４から転送
制御情報が与えられている。ＤＭＡＣ転送起動制御回路
４７は、定期周期起動回路４６から起動信号Ｓ４６が与
えられた時、ＤＭＡＣ４５を起動する。ＤＭＡＣ４５
は、起動信号Ｓ４６に基づいてＲＡＭ３２内の制御情報
有無用情報の定期読み取り起動処理を実行する。その結
果、上位装置３０から電子装置４０に転送される制御情
報データがある場合、μＰ４４は制御情報読み取り処理
を起動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば電子交換機
等のようなＤＭＡ（ダイレクト・メモリ・アクセス）機
能を有して情報の送受信を行うＤＭＡ制御構成に用いら
れるＤＭＡ転送制御方法に関するものである。

【０００２】

【従来の技術】図２は、ＤＭＡ機能を有した従来のＤＭ
Ａ制御構成の一例を示すブロック図である。このＤＭＡ
制御構成は、上位装置１０を有している。上位装置１０
は、該上位装置１０によって制御される電子装置２０に
バスＢを介して接続されている。上位装置１０は、プロ
グラムが格納されるリード・オンリ・メモリ（以下、Ｒ
ＯＭという）１１、電子装置２０との間で送受信される
制御情報データを格納するランダム・アクセス・メモリ
（以下、ＲＡＭという）１２、バスＢに接続するための
バスインタフェース１３及びＲＯＭ１１内のプログラム
を実行する演算処理回路（以下、ＭＰＵという）１４を
備えている。電子装置２０は、プログラムが格納される
ＲＯＭ２１、上位装置１０との間で送受信される制御情
報データを格納するＲＡＭ２２、バスＢに接続するため
のバスインタフェース２３、ＲＯＭ２１内のプログラム
を実行する演算処理回路（以下、μＰという）２４及び
ＲＡＭ１２内の制御情報データをＲＡＭ２２に転送する
ためのＤＭＡコントローラ（以下、ＤＭＡＣという）２
５を備えている。

【０００３】図３は、図２中のＲＡＭ１２とＲＡＭ２２
間におけるデータ処理を説明する図である。この図で
は、ＲＡＭ１２，２２内の各データ領域及び該各データ
領域間のデータの引き継ぎ方法が示されている。即ち、
ＲＡＭ１２には、制御情報有無用情報領域ａと制御情報
領域ｂとが割り当てられている。この制御情報有無用情
報領域ａは、上位装置１０から電子装置２０に送る制御
情報データが制御情報領域ｂにあるか否かを該電子装置
２０に認識させるための判別情報を格納する領域であ
る。この判別情報は、ヘッダポインタ（以下、HPとい
う) とテールポインタ（以下、TPという) とで構成され
ている。HPは、上位装置１０が電子装置２０へ送るべき
制御情報データが格納されている制御情報領域ｂ中の最
終番号を示す情報である。TPは、電子装置２０が上位装
置１０から制御情報データを受信完了したことを該上位
装置１０に通知する情報である。又、制御情報領域ｂ
は、電子装置２０に送る制御情報データを格納する一定
サイズの複数の領域＃０〜＃Ｎで構成されている。又、
ＲＡＭ２２には、制御情報有無用情報領域ｃと制御情報
領域ｄとが割り当てられている。制御情報有無用情報領
域ｃは、上位装置１０から転送されたHPを格納する領域
と、前記TPを格納する領域とで構成されている。制御情
報領域ｄは、上位装置１０から転送された制御情報デー
タを格納する領域である。以下、この図３を用いて上位
装置／電子装置内ＲＡＭにおける情報データの引き継ぎ
方法を説明する。

【０００４】初期状態 上位装置１０は、ＲＡＭ１２中のHP，TPをＭＰＵ１４に
よって“０”にクリアする。同様に、電子装置２０は、
ＲＡＭ２２内のHP，TPをμＰ２４によって“０”にクリ
アする。制御情報有無用情報定期読み取り 電子装置２０は、上位装置１０との間で制御情報データ
の転送を開始するために、ＤＭＡＣ２５を用いてＲＡＭ
１２内のHPに対して予め設定された定期間隔でＤＭＡリ
ード起動を行う。そして、ＤＭＡリード結果のHP値とＲ
ＡＭ２２内のTP値に差分がない場合、μＰ２４は上位装
置１０から通知される制御情報がないと判断する。情報データ書き込み 上位装置１０から電子装置２０に通知する制御情報があ
る時、ＭＰＵ１４はＲＡＭ１２内の制御情報領域ｂに制
御情報データを書き込む。登録 ＭＰＵ１４は、制御情報領域ｂに制御情報データの書き
込みを行った後、書き込んだ制御情報データのHP値（図
３ではＭ）を制御情報有無用情報領域ａに書き込む。

【０００５】制御情報有り＆制御情報読み取り 電子装置２０は、ＤＭＡＣ２５を用いてＲＡＭ１２に対
して定期的にHP値のリード起動を行い、その結果、ＲＡ
Ｍ２２内のTP値との間に差分がある場合、制御情報領域
ｂ内の制御情報データから該差分だけ読み取ってＤＭＡ
転送し、ＲＡＭ２２内に書き込む。制御情報読み取り完了 制御情報データの読み取りを完了した後、ＲＡＭ２２内
のTP値を読み取った該制御情報データが格納されている
領域の最終番号（図３ではＭ）に更新する。電子装置側制御情報受信完了 ＲＡＭ１２内のTPを格納する領域に最終番号（Ｍ）をＤ
ＭＡ転送することにより、電子装置２０が制御情報デー
タを受信完了したことが上位装置１０に通知される。

【０００６】図４は、図２のＤＭＡ制御構成におけるＤ
ＭＡ転送制御方法を説明するためのフローチャートであ
る。この図４では、電子装置２０内のμＰ２４の制御情
報読み取りまでの処理フローが示されている。μＰ２４
は、制御情報読み取り終了まで以下の処理シーケンスを
実行する。ステップＳ１において、μＰ２４は、予め設
定された定期間隔で制御情報有無用情報の定期読み取り
起動処理を実行し、ステップＳ２へ進む。ステップＳ２
において、μＰ２４は、定期読み取り起動処理として、
制御情報有無用情報を読み取るためのＲＡＭ１２内のHP
のアドレス、ＲＡＭ２２内のHPアドレス、ＲＡＭ１２か
らＲＡＭ２２へのリード指示、及び転送サイズ等、ＤＭ
ＡＣ２５を起動するための各種ＤＭＡＣ設定処理を実行
し、ステップＳ３へ進む。ステップＳ３において、μＰ
２４は、ＤＭＡＣ２５に対する起動処理を実行し、ステ
ップＳ４へ進む。ステップＳ４において、ＤＭＡ転送終
了割り込みがＤＭＡＣ２５からμＰ２４に入力される。
そして、μＰ２４は、割り込み要因がＤＭＡ転送終了割
り込みであるか否かを判別するため、割り込み要因の読
み出しを実行し、ステップＳ５へ進む。ステップＳ５に
おいて、μＰ２４は、割り込み要因がＤＭＡ転送終了割
り込みであることを確認する。尚、ＤＭＡ転送終了割り
込み以外の割り込みであった場合、その割り込みに対応
した別処理を行う。ステップＳ６において、μＰ２４
は、ＲＡＭ２２にＤＭＡ転送された制御情報有無用情報
のHP値の読み取りを実行し、ステップＳ７へ進む。ステ
ップＳ７において、μＰ２４は、読み取ったHP値とＲＡ
Ｍ２２に格納されているTP値とを比較し、差分があれば
上位装置１０から電子装置２０に転送される制御情報デ
ータがあると判断し、制御情報読み取り処理を起動して
ステップＳ８へ進む。尚、この差分がなければ、再びス
テップＳ１に戻る。

【０００７】制御情報読み取り処理 ステップＳ８において、μＰ２４は、ＲＡＭ１２内にあ
る制御情報をＲＡＭ２２内へＤＭＡ転送するためのＲＡ
Ｍ１２に対するアクセスアドレス、電子装置２０内にＤ
ＭＡリード格納するためのＲＡＭ２２に対するアクセス
アドレス、転送サイズ等、制御情報データの読み取りの
ためのＤＭＡＣ２５に対する設定処理を実行する。ステ
ップＳ９において、μＰ２４は、ＤＭＡＣ２５の起動処
理を実行し、ステップＳ１０へ進む。ステップＳ１０に
おいて、ＤＭＡ転送終了割り込みがμＰ２４に入力され
る。そして、μＰ２４は、割り込み要因がＤＭＡ転送終
了割り込みであるか否かを判別するために割り込み要因
の読み出しを実行し、ステップＳ１１へ進む。ステップ
Ｓ１１において、μＰ２４は、割り込み要因がＤＭＡ転
送終了割り込みであることを確認する。尚、ＤＭＡ転送
終了割り込み以外の割り込みであった場合、その割り込
みに対応した別処理を行う。ステップＳ１２において、
μＰ２４は、ＲＡＭ２２内にＤＭＡ転送された制御情報
データを読み取る。その後、μＰ２４は、ＲＡＭ２２内
のHP値を該ＲＡＭ２２内のTP領域に書き込む。更に、μ
Ｐ２４がＲＡＭ２２内のTP値をＲＡＭ１２内のTP領域へ
ＤＭＡ転送して書き込むことにより、上位装置１０は電
子装置２０が情報データを読み取ったことを認識する。

【０００８】

【発明が解決しようとする課題】しかしながら、図２の
ＤＭＡ制御構成に用いられる図４のＤＭＡ転送制御方法
では、次のような課題があった。即ち、図４のＤＭＡ転
送制御方法において、μＰ２４は、上位装置１０から電
子装置２０へ通知する制御情報データの有無にかかわら
ず、ＲＡＭ１２中のHPに対して予め設定された時間間隔
でＤＭＡ転送処理を実行している。そのため、上位装置
１０から電子装置２０へ通知する制御情報データがない
場合、μＰ２４は無効なＤＭＡ転送処理を行うことにな
り、このμＰ２４の本来の処理機能を活用できないとい
う問題があった。

【０００９】

【課題を解決するための手段】第１の発明は、前記課題
を解決するために、第１の記憶手段と、第２の記憶手段
と、前記第１の記憶手段と前記第２の記憶手段との間の
データ転送を制御するＤＭＡコントローラと、前記デー
タ転送時の前記第１の記憶手段に対するアクセスアドレ
スと前記第２の記憶手段に対するアクセスアドレスとそ
れらに対するリード／ライト指示と転送情報量とを生成
し、かつ前記ＤＭＡコントローラを一定時間間隔で起動
する演算処理回路とを備えた電子装置に用いられるＤＭ
Ａ転送制御方法において、次のような手段を講じてい
る。即ち、前記一定時間間隔の起動信号を生成する定期
周期起動制御手段と、前記演算処理回路により生成され
た前記第１の記憶手段に対するアクセスアドレスと前記
第２の記憶手段に対するアクセスアドレスと前記リード
／ライト指示と前記転送情報量とを含む転送制御情報を
保持するＤＭＡコントローラ転送起動制御手段とを設け
ておき、前記起動信号のタイミングで前記転送制御情報
を前記ＤＭＡコントローラに与え、該ＤＭＡコントロー
ラを起動して前記データ転送を制御するようにしてい
る。

【００１０】第２の発明では、上位装置と、電子装置
と、前記上位装置内に設けられた第１の記憶手段に保持
された前記電子装置を制御するための制御情報データ及
び該制御情報データの有無を判別するための判別情報を
該電子装置内に設けられた第２の記憶手段にＤＭＡ転送
するＤＭＡコントローラと、前記ＤＭＡ転送時の前記第
１の記憶手段に対するアクセスアドレスと前記第２の記
憶手段に対するアクセスアドレスとそれらに対するリー
ド／ライト指示と転送情報量とを生成し、かつ前記ＤＭ
Ａコントローラを一定時間間隔で起動する演算処理回路
とを備えたＤＭＡ制御システムに用いられるＤＭＡ転送
制御方法において、次のような手段を講じている。即
ち、前記一定時間間隔の起動信号を生成する定期周期起
動制御手段と、前記演算処理回路により生成された前記
第１の記憶手段に対するアクセスアドレスと前記第２の
記憶手段に対するアクセスアドレスと前記リード／ライ
ト指示と前記転送情報量とを含む転送制御情報を保持す
るＤＭＡコントローラ転送起動制御手段とを設けてお
き、前記起動信号のタイミングで前記転送制御情報を前
記ＤＭＡコントローラに与え、該ＤＭＡコントローラを
起動して前記ＤＭＡ転送を制御するようにしている。

【００１１】第１及び第２の発明によれば、以上のよう
にＤＭＡ転送制御方法を構成したので、初期設定時にお
いて、定期周期起動制御手段は一定時間間隔の起動信号
を生成するように設定され、かつＤＭＡコントローラ転
送起動制御手段に転送制御情報が設定される。そして、
前記転送制御情報は、前記起動信号のタイミングでＤＭ
ＡＣに与えられる。そのため、ＤＭＡＣは、前記転送制
御情報に基づいて第１の記憶手段に保持された判別情報
を演算処理回路の制御を受けずに第２の記憶手段に転送
し、該判別情報が該第１の記憶手段に制御情報データが
有ることを示した場合、前記転送制御情報に基づいて第
１の記憶手段から第２の記憶手段へ制御情報データを演
算処理回路の制御によりＤＭＡ転送する。従って、前記
課題を解決できるのである。

【００１２】

【発明の実施の形態】図１は、本発明の実施形態のＤＭ
Ａ転送制御方法を実施するためのＤＭＡ制御構成の一例
を示すブロック図である。このＤＭＡ制御構成は、上位
装置３０を有している。上位装置３０は、該上位装置３
０によって制御される電子装置４０にバスＢを介して接
続されている。上位装置３０は、プログラムが格納され
るＲＯＭ３１と、電子装置４０との間で送受信される制
御情報データを格納する第１の記憶手段であるＲＡＭ３
２と、バスＢに接続するためのバスインタフェース３３
及びＲＯＭ３１内のプログラムを実行するＭＰＵ３４と
を備えている。尚、ＲＡＭ３２には、図２中のＲＡＭ１
２と同様に、図３中に示すような制御情報有無用情報領
域ａと制御情報領域ｂとが割り当てられている。

【００１３】電子装置４０は、プログラムが格納される
ＲＯＭ４１と、上位装置３０との間で送受信される制御
情報データを格納する第２の記憶手段であるＲＡＭ４２
と、バスＢに接続するためのバスインタフェース４３
と、ＲＯＭ４１内のプログラムを実行する演算処理回路
であるμＰ４４及びＲＡＭ３２内の制御情報データをＲ
ＡＭ４２に転送するためのＤＭＡＣ４５とを備えてい
る。このμＰ４４は、ＤＭＡＣ４５のデータ転送時のＲ
ＡＭ３２に対するアクセスアドレスと、ＲＡＭ４２に対
するアクセスアドレスと、それらに対するリード／ライ
ト指示と、情報転送量（転送サイズ）とを有した転送制
御情報と、該ＤＭＡＣ４５を一定時間間隔で起動させる
時間情報とを生成する機能を有している。尚、ＲＡＭ４
２には、図２中のＲＡＭ２２と同様に、図３中に示すよ
うな制御情報有無用情報領域ｃと制御情報領域ｄとが割
り当てられている。更に、この電子装置４０には、定期
周期起動制御手段である定期周期起動回路４６及びＤＭ
Ａコントローラ転送起動制御手段であるＤＭＡＣ転送起
動制御回路４７が設けられている。定期周期起動回路４
６は、μＰ４４の指令により一定時間間隔の起動信号Ｓ
４６を生成する回路である。ＤＭＡＣ転送起動制御回路
４７は、μＰ４４により生成された前記転送制御情報を
保持し、起動信号Ｓ４６のタイミングで該転送制御情報
をＤＭＡＣ４５に送出する回路である。

【００１４】図５は、図１中の定期周期起動回路４６の
一例を示す構成図である。この定期周期起動回路４６
は、クロックｃｋを入力してカウントするカウンタ４６
ａを有している。カウンタ４６ａの出力端子は、コンパ
レータ４６ｂの入力端子Ａに接続されている。又、この
定期周期起動回路４６は、μＰ４４から与えられたライ
ト信号ｗ及びアドレスａｄを入力してデコードするデコ
ーダ４６ｃを備えている。デコーダ４６ｃの出力端子
は、レジスタ４６ｄのクロック入力端子ＣＫに接続され
ている。レジスタ４６ｄのデータ入力端子には、μＰ４
４から時間設定データｄ１が入力されるようになってい
る。レジスタ４６ｄの出力端子は、コンパレータ４６ｂ
の入力端子Ｂに接続されている。コンパレータ４６ｂの
出力端子は、フリップフロップ（以下、ＦＦという）４
６ｅのデータ入力端子に接続されている。ＦＦ４６ｅの
クロック入力端子ＣＫには、クロックｃｋが入力される
ようになっている。ＦＦ４６ｅの出力端子からは、起動
信号Ｓ４６が出力されるようになっている。この定期周
期起動回路４６では、初期設定時にμＰ４４から時間設
定データｄ１がレジスタ４６ｄに与えられる。一方、ク
ロックｃｋがカウンタ４６ａに入力され、このカウント
値と時間設定データｄ１とがコンパレータ４６ｂで比較
される。この比較結果が一致した時、クロックｃｋに同
期してＦＦ４６ｅから起動指示Ｓ４６が出力される。

【００１５】図６は、図１中のＤＭＡＣ転送起動制御回
路４７の一例を示す構成図である。このＤＭＡＣ転送起
動制御回路４７は、起動信号Ｓ４６及びクロックｃｋを
入力してＤＭＡＣライト制御信号Ｓ４７ａを第１の出力
端子から出力するＤＭＡＣ起動タイミング作成回路４７
ａを有している。又、ＤＭＡＣ起動タイミング作成回路
４７ａの第２の出力端子はセレクタ４７ｂの選択信号入
力端子ｓに接続されている。又、このＤＭＡＣ転送起動
制御回路４７は、μＰ４４から供給されたライト信号ｗ
及びアドレスａｄを入力してデコードするデコーダ４７
ｃを備えている。デコーダ４７ｃの各出力端子は、送信
先アドレスレジスタ４７ｄ、送信元アドレスレジスタ４
７ｅ、転送サイズレジスタ４７ｆ及びリード／ライト
（Ｒ／Ｗ）レジスタ４７ｇにそれぞれ接続されている。
又、レジスタ４７ｄ，４７ｅ，４７ｆ，４７ｇの各デー
タ入力端子には、μＰ４４により生成された前記転送制
御情報ｄ２が入力されるようになっている。レジスタ４
７ｄ，４７ｅ，４７ｆ，４７ｇの各出力端子は、セレク
タ４７ｂの各入力端子ａ，ｂ，ｃ，ｄにそれぞれ接続さ
れている。セレクタ４７ｂの出力端子からはＤＭＡＣラ
イト制御データＳ４７ｂが出力されるようになってい
る。

【００１６】このＤＭＡＣ転送起動制御回路４７では、
初期設定時にμＰ４４から転送制御情報ｄ２が与えら
れ、該転送制御情報ｄ２の各情報がレジスタ４７ｄ，４
７ｅ，４７ｆ，４７ｇにそれぞれ保持される。レジスタ
４７ｄ，４７ｅ，４７ｆ，４７ｇに保持されている各情
報は、定期周期起動回路４６から起動信号Ｓ４６が与え
られた時、ＤＭＡＣ起動タイミング作成回路４７ａの指
令によりセレクタ４７ｂで選択されてＤＭＡＣライト制
御データＳ４７ｂとして出力される。同時に、ＤＭＡＣ
起動タイミング作成回路４７ａからＤＭＡＣライト制御
信号Ｓ４７ａが出力される。

【００１７】図７は、図１のＤＭＡ制御構成におけるＤ
ＭＡ転送制御方法を説明するためのフローチャートであ
る。この図を参照しつつ、図１のＤＭＡ転送制御方法を
説明する。ステップＳ１０において、定期周期起動回路
４６は、初期設定時にμＰ４４から時間設定データｄ１
が与えられ、一定の時間間隔で起動信号Ｓ４６をＤＭＡ
Ｃ転送起動制御回路４７に出力する。ＤＭＡＣ転送起動
制御回路４７は、初期設定時にμＰ４４から転送制御情
報ｄ２が与えられ、更に定期周期回路４６から起動信号
Ｓ４６が与えられた時、ＤＭＡＣ４５に対してＤＭＡＣ
ライト制御信号Ｓ４７ａ及びＤＭＡＣライト制御データ
Ｓ４７ｂを出力することにより、該ＤＭＡＣ４５を起動
する。ステップＳ１１において、ＤＭＡＣ４５は、起動
信号Ｓ４６に基づいてＲＡＭ３２内のHPに対して制御情
報有無用情報の定期読み取り起動処理を実行し、ステッ
プＳ１２へ進む。ステップＳ１２において、μＰ４４
は、ＲＡＭ４２にＤＭＡ転送された制御情報有無用情報
のHP値の読み取りを実行し、ステップＳ１３へ進む。ス
テップＳ１３において、μＰ４４は、ＲＡＭ４２に格納
されているTP値とHP値とを比較し、差分があれば上位装
置３０から電子装置４０に転送される制御情報データが
あると判断し、制御情報読み取り処理を起動する。尚、
この差分がなければ、再びステップＳ１１に戻る。

【００１８】ステップＳ１４において、μＰ４４は、Ｒ
ＡＭ３２内にある制御情報データを読み取るための転送
制御情報ｄ２をＤＭＡＣ転送起動制御回路４７に設定
し、ステップＳ１５へ進む。ステップＳ１５において、
μＰ４４は、ＤＭＡＣ４５を起動してＤＭＡ転送を実行
し、ステップＳ１６へ進む。ステップＳ１６において、
ＤＭＡ転送終了割り込みがμＰ４４に入力される。そし
て、μＰ４４は、割り込み要因がＤＭＡ転送終了割り込
みであるか否かを判別するために割り込み要因読み出し
を実行し、ステップＳ１７へ進む。ステップＳ１７にお
いて、μＰ４４は、ＤＭＡＣ転送終了割り込みであるこ
とを確認する。尚、ＤＭＡ転送終了割り込み以外の割り
込みであった場合、その割り込みに対応した別処理を行
う。ステップＳ１８において、μＰ４４は、ＲＡＭ４２
内にＤＭＡ転送された制御情報データを読み取る。その
後、μＰ４４は、ＲＡＭ４２内のHP値を該ＲＡＭ４２内
のTP値領域に書き込む。更に、μＰ４４がＲＡＭ４２内
のTP値をＲＡＭ３２内のTP値領域へＤＭＡ転送して書き
込むことにより、上位装置３０は電子装置４０が情報デ
ータを読み取ったことを認識する。

【００１９】以上のように、本実施形態では、電子装置
４０内に定期周期起動回路４６及びＤＭＡＣ転送起動制
御回路４７とを設け、初期設定時に定期周期起動回路４
６に起動信号Ｓ４６を生成するための時間設定データｄ
１を設定し、かつ該起動信号Ｓ４６のタイミングで定期
的にＤＭＡＣ４５を転送起動制御するための転送制御情
報ｄ２をＤＭＡＣ転送起動制御回路４７に設定するよう
にしている。そのため、従来では、μＰにより定期間隔
でＤＭＡＣ起動制御処理を実行していたのに対し、本実
施形態ではμＰ４４による制御を受けずに定期間隔でＤ
ＭＡ転送制御が行われ、μＰ４４の負担が従来よりも軽
減される。そして、μＰ４４が本来の電子装置固有の処
理に活用され、処理能力が向上する。

【００２０】尚、本発明は上記実施形態に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 実施形態では、第１の記憶手段であるＲＡＭ３
２が上位装置３０内に設けられている例を説明したが、
本発明は、このＲＡＭ３２を電子装置４０内に設け、Ｒ
ＡＭ３２とＲＡＭ４２との間でデータ転送する場合にも
適用できる。 （ｂ） 実施形態では、定期周期起動回路４６は複数の
集積回路で構成されているが、例えばインテル社製の８
２５３等のようなタイマ機能を有する大規模集積回路で
構成してもよい。 （ｃ） 実施形態では、ＤＭＡＣ転送起動制御回路４７
は、送信先アドレスレジスタ４７ｄ、送信元アドレスレ
ジスタ４７ｅ、転送サイズレジスタ４７ｆ、及びＲ／Ｗ
レジスタ４７ｇを内蔵しているが、これらの各レジスタ
を省き、該各レジスタが保持する各データをＲＡＭ４２
に保持させ、ＤＭＡＣ４５が読み出すようにしてもよ
い。

【００２１】

【発明の効果】以上詳細に説明したように、第１及び第
２の発明によれば、電子装置内に定期周期起動制御手段
及びＤＭＡコントローラ転送起動制御手段とを設け、初
期時に定期周期起動制御手段に起動信号を生成するため
の時間設定データを設定し、かつ該起動信号のタイミン
グで定期的にＤＭＡＣを転送起動制御するための転送制
御情報をＤＭＡコントローラ転送起動制御手段に設定す
るようにしている。そのため、従来では、演算処理回路
により定期間隔でＤＭＡＣ起動制御処理を実行していた
のに対し、本発明では演算処理回路の制御を受けずに定
期間隔でＤＭＡ転送制御が行われ、演算処理回路の負担
が従来よりも軽減される。そして、演算処理回路が本来
の電子装置固有の処理に活用され、処理能力を向上でき
る。

【図面の簡単な説明】

【図１】本発明の実施形態のＤＭＡ制御構成の構成図で
ある。

【図２】従来のＤＭＡ制御構成の構成図である。

【図３】図２中のＲＡＭ１２とＲＡＭ２２間のデータ処
理を説明する図である。

【図４】図２のフローチャートである。

【図５】図１中の定期周期起動回路４６の構成図であ
る。

【図６】図１中のＤＭＡＣ転送起動制御回路４７の構成
図である。

【図７】図１のフローチャートである。

【符号の説明】

１０，３０ 上位装置 １２，３２ ＲＡＭ（第１の記憶手段） ２０，４０ 電子装置 ２２，４２ ＲＡＭ（第２の記憶手段） ２４，４４ μＰ（演算処理回路） ２５，４５ ＤＭＡコントローラ ４６ 定期周期起動回路（定期周期
起動制御手段） ４７ ＤＭＡＣ転送起動制御回路
（ＤＭＡコントローラ転送起動制御手段） ｄ１ 時間設定データ ｄ２ 転送制御情報 Ｓ４６ 起動信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉矢 悦治 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 田代 徳男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１の記憶手段と、第２の記憶手段と、
   前記第１の記憶手段と前記第２の記憶手段との間のデー
   タ転送を制御するＤＭＡコントローラと、前記データ転
   送時の前記第１の記憶手段に対するアクセスアドレスと
   前記第２の記憶手段に対するアクセスアドレスとそれら
   に対するリード／ライト指示と転送情報量とを生成しか
   つ前記ＤＭＡコントローラを一定時間間隔で起動する演
   算処理回路とを、備えた電子装置に用いられるＤＭＡ転
   送制御方法において、 前記一定時間間隔の起動信号を生成する定期周期起動制
   御手段と、前記演算処理回路により生成された前記第１
   の記憶手段に対するアクセスアドレスと前記第２の記憶
   手段に対するアクセスアドレスと前記リード／ライト指
   示と前記転送情報量とを含む転送制御情報を保持するＤ
   ＭＡコントローラ転送起動制御手段とを設けておき、 前記起動信号のタイミングで前記転送制御情報を前記Ｄ
   ＭＡコントローラに与え、該ＤＭＡコントローラを起動
   して前記データ転送を制御することを特徴とするＤＭＡ
   転送制御方法。
2. 【請求項２】 上位装置と、電子装置と、前記上位装置
   内に設けられた第１の記憶手段に保持された前記電子装
   置を制御するための制御情報データ及び該制御情報デー
   タの有無を判別するための判別情報を該電子装置内に設
   けられた第２の記憶手段にＤＭＡ転送するＤＭＡコント
   ローラと、前記ＤＭＡ転送時の前記第１の記憶手段に対
   するアクセスアドレスと前記第２の記憶手段に対するア
   クセスアドレスとそれらに対するリード／ライト指示と
   転送情報量とを生成しかつ前記ＤＭＡコントローラを一
   定時間間隔で起動する演算処理回路とを、備えたＤＭＡ
   制御システムに用いられるＤＭＡ転送制御方法におい
   て、 前記一定時間間隔の起動信号を生成する定期周期起動制
   御手段と、前記演算処理回路により生成された前記第１
   の記憶手段に対するアクセスアドレスと前記第２の記憶
   手段に対するアクセスアドレスと前記リード／ライト指
   示と前記転送情報量とを含む転送制御情報を保持するＤ
   ＭＡコントローラ転送起動制御手段とを設けておき、 前記起動信号のタイミングで前記転送制御情報を前記Ｄ
   ＭＡコントローラに与え、該ＤＭＡコントローラを起動
   して前記ＤＭＡ転送を制御することを特徴とするＤＭＡ
   転送制御方法。