JP3697039B2 - 画像形成装置および画像処理設定方法 - Google Patents
画像形成装置および画像処理設定方法 Download PDFInfo
- Publication number
- JP3697039B2 JP3697039B2 JP30507397A JP30507397A JP3697039B2 JP 3697039 B2 JP3697039 B2 JP 3697039B2 JP 30507397 A JP30507397 A JP 30507397A JP 30507397 A JP30507397 A JP 30507397A JP 3697039 B2 JP3697039 B2 JP 3697039B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- setting
- data
- holding
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、画像処理に関する設定データに基づき入力された画像データに対して画像処理を行う画像形成装置およびそれに用いられる画像処理設定方法に関する。
【０００２】
【従来の技術】
一般に、画像形成装置は、画像処理に関する設定データに基づき入力された画像データに対して施す画像処理の内容を設定し、該設定された内容に従う画像処理を行う画像処理手段を備え、画像処理手段には、画像処理に関するデータを保持するためのゲートアレイなどのレジスタが設けられている。このレジスタに画像処理に関するデータを設定する方法としては、装置全体の制御を司るＣＰＵが非画像データ転送期間を認識して該非画像データ転送期間内に画像処理に関するデータをレジスタに設定する方法が用いられている。
【０００３】
【発明が解決しようとする課題】
近年、画像形成装置における画像処理の内容は多種多様になり、１枚の画像を形成して出力する際に多くの画像処理に関するデータの設定を行うことが必要な場合がある。
【０００４】
しかし、上述した、従来の画像形成装置におけるレジスタへの画像処理に関するデータの設定方法では、非画像データ転送期間に画像処理に関するデータをレジスタに設定するから、多くのデータの設定を行う場合、このデータ設定を非画像データ転送期間内で行うことができなくなる恐れがある。例えば、設定するデータの数が非画像データ転送期間内に設定可能な数であれば問題はないが、設定するデータの数が非画像データ転送期間を超えるような長い設定期間を要する数になると、非画像データ転送期間がデータ設定に要する期間としては不足し、非画像データ転送期間内でデータ設定を行うことができなくなる恐れがある。
【０００５】
本発明の目的は、非画像データ転送期間の長さおよび画像処理に関する設定データの数に拘らず、画像処理に関する設定データの設定を確実に行うことができる画像形成装置および画像処理設定方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、画像処理に関する設定データに基づき、入力された画像データに対して画像処理を行う画像処理手段であって、画像処理に関する設定データを取り込み、保持する第１の保持手段と、前記第１の保持手段に保持された前記設定データを、第１の設定信号が前記第１の保持手段に入力された時に出力する出力手段と、前記出力手段によって前記第１の保持手段から出力された前記設定データを取り込み、保持する第２の保持手段と、前記第２の保持手段に保持された前記設定データを、第２の設定信号が前記第２の保持手段に入力された時に設定する設定手段とを有する、画像処理手段と、前記画像処理手段で画像データの画像処理中に、次の画像データに対する画像処理に用いられる設定データを保持するように第１の設定信号を出力する制御手段とを備えることを特徴とする。
【０００７】
請求項２記載の発明は、請求項１に記載の画像形成装置において、前記画像処理手段は複数設けられ、各画像処理手段の第２の保持手段は、それぞれ、異なるタイミングで対応する第１の保持手段に入力される第１の設定信号に基づいて異なるタイミングで設定データを保持し、各画像処理手段の設定手段は、それぞれ、同じタイミングで対応する第２の保持手段に入力される第２の設定信号に基づいて、設定データを同時に設定することを特徴とする。
【０００８】
請求項３記載の発明は、画像処理手段に対して、入力された画像データの画像処理に関する設定データを設定するための画像処理設定方法であって、前記設定データを取り込み、第１の保持手段に保持する第１の保持工程と、前記第１の保持手段に保持された前記設定データを、第１の設定信号が前記第１の保持手段に入力されたときに出力する出力工程と、前記第１の保持手段から出力された前記設定データを取り込み、第２の保持手段に保持する第２の保持工程と、前記第２の保持手段に保持された前記設定データを、第２の設定信号が前記第２の保持手段に入力されたときに設定する設定工程とを有し、前記第１の設定信号は、前記画像処理手段による画像データの画像処理中に、次の画像データに対する画像処理に用いられる設定データが前記第１の保持手段に保持されるように出力されることを特徴とする。
【０００９】
請求項４記載の発明は、請求項３に記載の画像処理設定方法において、前記画像処理手段は複数設けられ、各画像処理手段にそれぞれ対応する第２の保持工程では、それぞれ、異なるタイミングで対応する第１の保持手段に入力される第１の設定信号に基づいて異なるタイミングで設定データを保持し、各画像処理手段にそれぞれ対応する設定工程では、それぞれ、同じタイミングで対応する第２の保持手段に入力される第２の設定信号に基づいて、設定データを同時に設定することを特徴とする。
【００１４】
【発明の実施の形態】
以下に本発明の実施の形態について図を参照しながら説明する。
【００１５】
図１は本発明の画像形成装置の実施の一形態の構成を示すブロック図である。
【００１６】
画像形成装置は、図１に示すように、ＲＯＭ１０２に格納されている制御プログラムに従い画像形成動作に関する制御を実行するＣＰＵ１０１を備える。ＣＰＵ１０１には、ＲＯＭ１０２とともに、ＲＡＭ１０３、複数の画像処理ＩＣ（ｍ；＝１〜ｎ）１０５〜１０７の各ブロックがアドレスバス１０９、データバス１１０を介して接続されている。ＲＡＭ１０３は、ＣＰＵ１０１の演算、処理の作業領域として用いられる。また、アドレスバス１０９にはデコード回路１０４が接続され、デコード回路１０４は、ＣＰＵ１０１から発生されるアドレス信号をアドレスバス１０９を介して取り込み、該アドレス信号をデコードしてＲＯＭ１０２、ＲＡＭ１０３、各画像処理ＩＣ（ｍ）１０５〜１０７の各ブロックを選択指示するためのチップセレクト信号ＣＳを発生する。具体的には、ＲＯＭ１０２に対してはチップセレクト信号１１１を、ＲＡＭ１０３に対してはチップセレクト信号１１２を画像処理ＩＣ（１）１０５に対してはチップセレクト信号（ＣＳ１）１１３を、画像処理ＩＣ（２）１０６に対してはチップセレクト信号（ＣＳ２）１１４を、画像処理ＩＣ（ｎ）１０７に対してはチップセレクト信号（ＣＳｎ）１１５をそれぞれ発生する。
【００１７】
各画像処理ＩＣ（ｍ）１０５〜１０７は、データバス１１０を介して画像処理に関する設定データを所定のタイミングで取り込んで設定し、該設定したデータに対応する内容の画像処理を行うＡＳＩＣなどのＩＣからなる。各画像処理ＩＣ（ｍ）１０５〜１０７における画像処理に関する設定データの取込、設定タイミングは、ＣＰＵ１０１からの書込み指示信号（ＷＲ）、チップセレクト信号（ＣＳｍ；１〜ｎ）１１３〜１１５および同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６により決定される。ここで、同期信号発生器１０８から発生される同期信号（ＶＳＮＹＣ）１１６は画像垂直同期信号である。
【００１８】
次に、各画像処理ＩＣ（ｍ）１０５〜１０７のデータ設定回路構成およびその画像処理に関する設定データの取込、設定タイミングについて図２および図３を参照しながら説明する。図２は図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７の主要部構成を示すブロック図、図３は図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７に対するデータの取込および設定タイミングを示すタイミングチャートである。
【００１９】
まず、各画像処理ＩＣ（ｍ）１０５〜１０７のデータ設定回路構成について図２を参照しながら説明する。画像処理ＩＣ（１）１０５は、図２に示すように、ＣＰＵ１０１からの書込み指示信号（ＷＲ）とチップセレクト信号（ＣＳ１）１１３とを入力して論理積演算を行い、その演算結果を出力するＡＮＤ回路１３２と、データラッチ回路１２０とを有する。データラッチ回路１２０には、データバス１１０を介して転送された画像処理に関するデータ（ＤＡＴＡ）を入力するＤ端子と、ＡＮＤ回路１３２の出力を入力するＧ端子と、Ｑ端子とが設けられ、データラッチ回路１２０は、Ｇ端子に入力されたＡＮＤ回路１３２の出力がＬレベルであるときに、Ｄ端子に入力した画像処理に関するデータを出力データ１２６としてＱ端子に保持する。Ｑ端子に保持された出力データ１２６は、ＦＦ（フリップフロップ）１２３のＤ端子に入力される。ＦＦ１２３は、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時にＤ端子に入力された出力データ１２６をＱ端子から画像処理ＩＣ（１）１０５の画像処理に関して設定するデータ値１２９として出力する。
【００２０】
画像処理ＩＣ（２）１０６は、画像処理ＩＣ（１）１０５と同様に、ＣＰＵ１０１からの書込み指示信号（ＷＲ）とチップセレクト信号（ＣＳ２）１１４とを入力して論理積演算を行うＡＮＤ回路１３３と、データラッチ回路１２１と、ＦＦ１２４とを有する。データラッチ回路１２１においては、Ｇ端子に入力されたＡＮＤ回路１３３の出力がＬレベルであるときに、Ｄ端子に入力した画像処理に関するデータを出力データ１２７としてＱ端子に保持し、ＦＦ１２４においては、同期信号発生器１０８からの同期信号１１６の立下がり時にＤ端子に入力された出力データ１２７をＱ端子から画像処理ＩＣ（２）１０６の画像処理に関して設定するデータ値１３０として出力する。
【００２１】
同様に、画像処理ＩＣ（ｎ）１０７は、ＡＮＤ回路１３４と、データラッチ回路１２２と、ＦＦ１２５とを有し、データラッチ回路１２２では、Ｇ端子に入力されたＡＮＤ回路１３４の出力がＬレベルであるときに、Ｄ端子に入力した画像処理に関するデータを出力データ１２８としてＱ端子に保持し、ＦＦ１２５では、同期信号発生器１０８からの同期信号１１６の立下がり時にＤ端子に入力された出力データ１２８をＱ端子から画像処理ＩＣ（ｎ）１０７の画像処理に関して設定するデータ値１３１として出力する。
【００２２】
次に、各画像処理ＩＣ（ｍ）１０５〜１０７におけるデータの取込および設定タイミングについて図３を参照しながら説明する。
【００２３】
現在、１枚目の画像形成が行われているとすると、図３に示すように、この１枚目の画像形成において実行される画像処理に関するデータとして各データＡ0，Ｂ0，Ｃ0が対応する各画像処理ＩＣ（ｍ）１０５〜１０７にそれぞれ設定され、各データＡ0，Ｂ0，Ｃ0に対応する内容の画像処理が各画像処理ＩＣ（ｍ）１０５〜１０７でそれぞれ実行されている。各画像処理ＩＣ（ｍ）１０５〜１０７のそれぞれに対するデータの設定が完了すると、ＣＰＵ１０１の命令により次の画像形成すなわち２枚目の画像形成における画像処理に関するデータ（ＤＡＴＡ）としてデータＡ1，Ｂ1，Ｃ1がデータバス１１０を介して順次転送される。画像処理ＩＣ（１）１０５においては、データＡ1の転送タイミングに応じてＬレベルのＷＲとＬレベルのＣＳ１とがＡＮＤ回路１３２に入力されると、ＡＮＤ回路１３２からＬレベルの信号がデータラッチ回路１２０のＧ端子に入力され、データラッチ回路１２０で、Ｄ端子に入力した画像処理に関するデータＡ1を出力データ１２６としてＱ端子に保持する。Ｑ端子に保持された出力データ１２６は、ＦＦ（フリップフロップ）１２３のＤ端子に入力される。
【００２４】
同様に、画像処理ＩＣ（２）１０６においては、データＢ1の転送タイミングに応じてＬレベルのＷＲとＬレベルのＣＳ２とがＡＮＤ回路１３３に入力されると、ＡＮＤ回路１３３からＬレベルの信号がデータラッチ回路１２１のＧ端子に入力されることにより、データラッチ回路１２１で、Ｄ端子に入力した画像処理に関するデータＢ 1を出力データ１２７としてＱ端子に保持し、Ｑ端子に保持された出力データ１２７がＦＦ１２４のＤ端子に入力される。また、画像処理ＩＣ（ｎ）１０７においては、データＣ1の転送タイミングに応じてＬレベルのＷＲとＬレベルのＣＳｎとがＡＮＤ回路１３４に入力されると、ＡＮＤ回路１３４からＬレベルの信号がデータラッチ回路１２２のＧ端子に入力されることにより、データＣ1が出力データ１２８としてデータラッチ回路１２２のＱ端子に保持され、Ｑ端子に保持された出力データ１２８がＦＦ１２５のＤ端子に入力される。
【００２５】
次いで、各ＦＦ１２３，１２４，１２５においては、Ｄ端子に入力された出力データ１２６，１２７，１２８を保持し、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時に、出力データ１２６，１２７，１２８をＱ端子から画像処理ＩＣ（ｍ）１０５〜１０７の画像処理に関して設定するデータ値１２９，１３０，１３１として出力する。よって、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時に同期して各画像処理ＩＣ（ｍ）１０５〜１０７には、次の画像形成における画像処理に関するデータＡ1 ，Ｂ1 ，Ｃ1 が設定されることになる。
【００２６】
このように、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時に同期して各画像処理ＩＣ（ｍ）１０５〜１０７に対する画像処理に関するデータの設定が行われるから、前のページの画像形成中に次の画像形成における画像処理に関するデータの設定を行うことができ、従来のようにデータの設定を非画像データ転送期間に行う必要はない。よって、非画像データ転送期間の長さおよび画像処理に関するデータの数に拘らず、画像処理に関するデータの設定を確実に行うことができる。
【００２７】
なお、本実施の形態では、同期信号発生器１０８から発生される同期信号（ＶＳＮＹＣ）１１６を画像垂直同期信号としたが、これに代えて、画像水平同期信号とすることも可能である。
【００２８】
【発明の効果】
以上に説明したように、本発明によれば、非画像データ転送期間の長さおよび画像処理に関する設定データの数に拘らず、画像処理に関する設定データの設定を確実に行うことができる
【図面の簡単な説明】
【図１】本発明の画像形成装置の実施の一形態の構成を示すブロック図である。
【図２】図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７のデータ設定回路構成を示すブロック図である。
【図３】図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７に対するデータの取込および設定タイミングを示すタイミングチャートである。
【符号の説明】
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ＲＡＭ
１０４ デコード回路
１０５，１０６，１０７ 画像処理ＩＣ（ｍ；＝１〜ｎ）
１０８ 同期信号発生器
１２０，１２１，１２２ データラッチ回路（保持手段）
１２３、１２４、１２５ ＦＦ（設定手段）
１３２，１３３，１３４ ＡＮＤ回路
【発明の属する技術分野】
本発明は、画像処理に関する設定データに基づき入力された画像データに対して画像処理を行う画像形成装置およびそれに用いられる画像処理設定方法に関する。
【０００２】
【従来の技術】
一般に、画像形成装置は、画像処理に関する設定データに基づき入力された画像データに対して施す画像処理の内容を設定し、該設定された内容に従う画像処理を行う画像処理手段を備え、画像処理手段には、画像処理に関するデータを保持するためのゲートアレイなどのレジスタが設けられている。このレジスタに画像処理に関するデータを設定する方法としては、装置全体の制御を司るＣＰＵが非画像データ転送期間を認識して該非画像データ転送期間内に画像処理に関するデータをレジスタに設定する方法が用いられている。
【０００３】
【発明が解決しようとする課題】
近年、画像形成装置における画像処理の内容は多種多様になり、１枚の画像を形成して出力する際に多くの画像処理に関するデータの設定を行うことが必要な場合がある。
【０００４】
しかし、上述した、従来の画像形成装置におけるレジスタへの画像処理に関するデータの設定方法では、非画像データ転送期間に画像処理に関するデータをレジスタに設定するから、多くのデータの設定を行う場合、このデータ設定を非画像データ転送期間内で行うことができなくなる恐れがある。例えば、設定するデータの数が非画像データ転送期間内に設定可能な数であれば問題はないが、設定するデータの数が非画像データ転送期間を超えるような長い設定期間を要する数になると、非画像データ転送期間がデータ設定に要する期間としては不足し、非画像データ転送期間内でデータ設定を行うことができなくなる恐れがある。
【０００５】
本発明の目的は、非画像データ転送期間の長さおよび画像処理に関する設定データの数に拘らず、画像処理に関する設定データの設定を確実に行うことができる画像形成装置および画像処理設定方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、画像処理に関する設定データに基づき、入力された画像データに対して画像処理を行う画像処理手段であって、画像処理に関する設定データを取り込み、保持する第１の保持手段と、前記第１の保持手段に保持された前記設定データを、第１の設定信号が前記第１の保持手段に入力された時に出力する出力手段と、前記出力手段によって前記第１の保持手段から出力された前記設定データを取り込み、保持する第２の保持手段と、前記第２の保持手段に保持された前記設定データを、第２の設定信号が前記第２の保持手段に入力された時に設定する設定手段とを有する、画像処理手段と、前記画像処理手段で画像データの画像処理中に、次の画像データに対する画像処理に用いられる設定データを保持するように第１の設定信号を出力する制御手段とを備えることを特徴とする。
【０００７】
請求項２記載の発明は、請求項１に記載の画像形成装置において、前記画像処理手段は複数設けられ、各画像処理手段の第２の保持手段は、それぞれ、異なるタイミングで対応する第１の保持手段に入力される第１の設定信号に基づいて異なるタイミングで設定データを保持し、各画像処理手段の設定手段は、それぞれ、同じタイミングで対応する第２の保持手段に入力される第２の設定信号に基づいて、設定データを同時に設定することを特徴とする。
【０００８】
請求項３記載の発明は、画像処理手段に対して、入力された画像データの画像処理に関する設定データを設定するための画像処理設定方法であって、前記設定データを取り込み、第１の保持手段に保持する第１の保持工程と、前記第１の保持手段に保持された前記設定データを、第１の設定信号が前記第１の保持手段に入力されたときに出力する出力工程と、前記第１の保持手段から出力された前記設定データを取り込み、第２の保持手段に保持する第２の保持工程と、前記第２の保持手段に保持された前記設定データを、第２の設定信号が前記第２の保持手段に入力されたときに設定する設定工程とを有し、前記第１の設定信号は、前記画像処理手段による画像データの画像処理中に、次の画像データに対する画像処理に用いられる設定データが前記第１の保持手段に保持されるように出力されることを特徴とする。
【０００９】
請求項４記載の発明は、請求項３に記載の画像処理設定方法において、前記画像処理手段は複数設けられ、各画像処理手段にそれぞれ対応する第２の保持工程では、それぞれ、異なるタイミングで対応する第１の保持手段に入力される第１の設定信号に基づいて異なるタイミングで設定データを保持し、各画像処理手段にそれぞれ対応する設定工程では、それぞれ、同じタイミングで対応する第２の保持手段に入力される第２の設定信号に基づいて、設定データを同時に設定することを特徴とする。
【００１４】
【発明の実施の形態】
以下に本発明の実施の形態について図を参照しながら説明する。
【００１５】
図１は本発明の画像形成装置の実施の一形態の構成を示すブロック図である。
【００１６】
画像形成装置は、図１に示すように、ＲＯＭ１０２に格納されている制御プログラムに従い画像形成動作に関する制御を実行するＣＰＵ１０１を備える。ＣＰＵ１０１には、ＲＯＭ１０２とともに、ＲＡＭ１０３、複数の画像処理ＩＣ（ｍ；＝１〜ｎ）１０５〜１０７の各ブロックがアドレスバス１０９、データバス１１０を介して接続されている。ＲＡＭ１０３は、ＣＰＵ１０１の演算、処理の作業領域として用いられる。また、アドレスバス１０９にはデコード回路１０４が接続され、デコード回路１０４は、ＣＰＵ１０１から発生されるアドレス信号をアドレスバス１０９を介して取り込み、該アドレス信号をデコードしてＲＯＭ１０２、ＲＡＭ１０３、各画像処理ＩＣ（ｍ）１０５〜１０７の各ブロックを選択指示するためのチップセレクト信号ＣＳを発生する。具体的には、ＲＯＭ１０２に対してはチップセレクト信号１１１を、ＲＡＭ１０３に対してはチップセレクト信号１１２を画像処理ＩＣ（１）１０５に対してはチップセレクト信号（ＣＳ１）１１３を、画像処理ＩＣ（２）１０６に対してはチップセレクト信号（ＣＳ２）１１４を、画像処理ＩＣ（ｎ）１０７に対してはチップセレクト信号（ＣＳｎ）１１５をそれぞれ発生する。
【００１７】
各画像処理ＩＣ（ｍ）１０５〜１０７は、データバス１１０を介して画像処理に関する設定データを所定のタイミングで取り込んで設定し、該設定したデータに対応する内容の画像処理を行うＡＳＩＣなどのＩＣからなる。各画像処理ＩＣ（ｍ）１０５〜１０７における画像処理に関する設定データの取込、設定タイミングは、ＣＰＵ１０１からの書込み指示信号（ＷＲ）、チップセレクト信号（ＣＳｍ；１〜ｎ）１１３〜１１５および同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６により決定される。ここで、同期信号発生器１０８から発生される同期信号（ＶＳＮＹＣ）１１６は画像垂直同期信号である。
【００１８】
次に、各画像処理ＩＣ（ｍ）１０５〜１０７のデータ設定回路構成およびその画像処理に関する設定データの取込、設定タイミングについて図２および図３を参照しながら説明する。図２は図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７の主要部構成を示すブロック図、図３は図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７に対するデータの取込および設定タイミングを示すタイミングチャートである。
【００１９】
まず、各画像処理ＩＣ（ｍ）１０５〜１０７のデータ設定回路構成について図２を参照しながら説明する。画像処理ＩＣ（１）１０５は、図２に示すように、ＣＰＵ１０１からの書込み指示信号（ＷＲ）とチップセレクト信号（ＣＳ１）１１３とを入力して論理積演算を行い、その演算結果を出力するＡＮＤ回路１３２と、データラッチ回路１２０とを有する。データラッチ回路１２０には、データバス１１０を介して転送された画像処理に関するデータ（ＤＡＴＡ）を入力するＤ端子と、ＡＮＤ回路１３２の出力を入力するＧ端子と、Ｑ端子とが設けられ、データラッチ回路１２０は、Ｇ端子に入力されたＡＮＤ回路１３２の出力がＬレベルであるときに、Ｄ端子に入力した画像処理に関するデータを出力データ１２６としてＱ端子に保持する。Ｑ端子に保持された出力データ１２６は、ＦＦ（フリップフロップ）１２３のＤ端子に入力される。ＦＦ１２３は、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時にＤ端子に入力された出力データ１２６をＱ端子から画像処理ＩＣ（１）１０５の画像処理に関して設定するデータ値１２９として出力する。
【００２０】
画像処理ＩＣ（２）１０６は、画像処理ＩＣ（１）１０５と同様に、ＣＰＵ１０１からの書込み指示信号（ＷＲ）とチップセレクト信号（ＣＳ２）１１４とを入力して論理積演算を行うＡＮＤ回路１３３と、データラッチ回路１２１と、ＦＦ１２４とを有する。データラッチ回路１２１においては、Ｇ端子に入力されたＡＮＤ回路１３３の出力がＬレベルであるときに、Ｄ端子に入力した画像処理に関するデータを出力データ１２７としてＱ端子に保持し、ＦＦ１２４においては、同期信号発生器１０８からの同期信号１１６の立下がり時にＤ端子に入力された出力データ１２７をＱ端子から画像処理ＩＣ（２）１０６の画像処理に関して設定するデータ値１３０として出力する。
【００２１】
同様に、画像処理ＩＣ（ｎ）１０７は、ＡＮＤ回路１３４と、データラッチ回路１２２と、ＦＦ１２５とを有し、データラッチ回路１２２では、Ｇ端子に入力されたＡＮＤ回路１３４の出力がＬレベルであるときに、Ｄ端子に入力した画像処理に関するデータを出力データ１２８としてＱ端子に保持し、ＦＦ１２５では、同期信号発生器１０８からの同期信号１１６の立下がり時にＤ端子に入力された出力データ１２８をＱ端子から画像処理ＩＣ（ｎ）１０７の画像処理に関して設定するデータ値１３１として出力する。
【００２２】
次に、各画像処理ＩＣ（ｍ）１０５〜１０７におけるデータの取込および設定タイミングについて図３を参照しながら説明する。
【００２３】
現在、１枚目の画像形成が行われているとすると、図３に示すように、この１枚目の画像形成において実行される画像処理に関するデータとして各データＡ0，Ｂ0，Ｃ0が対応する各画像処理ＩＣ（ｍ）１０５〜１０７にそれぞれ設定され、各データＡ0，Ｂ0，Ｃ0に対応する内容の画像処理が各画像処理ＩＣ（ｍ）１０５〜１０７でそれぞれ実行されている。各画像処理ＩＣ（ｍ）１０５〜１０７のそれぞれに対するデータの設定が完了すると、ＣＰＵ１０１の命令により次の画像形成すなわち２枚目の画像形成における画像処理に関するデータ（ＤＡＴＡ）としてデータＡ1，Ｂ1，Ｃ1がデータバス１１０を介して順次転送される。画像処理ＩＣ（１）１０５においては、データＡ1の転送タイミングに応じてＬレベルのＷＲとＬレベルのＣＳ１とがＡＮＤ回路１３２に入力されると、ＡＮＤ回路１３２からＬレベルの信号がデータラッチ回路１２０のＧ端子に入力され、データラッチ回路１２０で、Ｄ端子に入力した画像処理に関するデータＡ1を出力データ１２６としてＱ端子に保持する。Ｑ端子に保持された出力データ１２６は、ＦＦ（フリップフロップ）１２３のＤ端子に入力される。
【００２４】
同様に、画像処理ＩＣ（２）１０６においては、データＢ1の転送タイミングに応じてＬレベルのＷＲとＬレベルのＣＳ２とがＡＮＤ回路１３３に入力されると、ＡＮＤ回路１３３からＬレベルの信号がデータラッチ回路１２１のＧ端子に入力されることにより、データラッチ回路１２１で、Ｄ端子に入力した画像処理に関するデータＢ 1を出力データ１２７としてＱ端子に保持し、Ｑ端子に保持された出力データ１２７がＦＦ１２４のＤ端子に入力される。また、画像処理ＩＣ（ｎ）１０７においては、データＣ1の転送タイミングに応じてＬレベルのＷＲとＬレベルのＣＳｎとがＡＮＤ回路１３４に入力されると、ＡＮＤ回路１３４からＬレベルの信号がデータラッチ回路１２２のＧ端子に入力されることにより、データＣ1が出力データ１２８としてデータラッチ回路１２２のＱ端子に保持され、Ｑ端子に保持された出力データ１２８がＦＦ１２５のＤ端子に入力される。
【００２５】
次いで、各ＦＦ１２３，１２４，１２５においては、Ｄ端子に入力された出力データ１２６，１２７，１２８を保持し、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時に、出力データ１２６，１２７，１２８をＱ端子から画像処理ＩＣ（ｍ）１０５〜１０７の画像処理に関して設定するデータ値１２９，１３０，１３１として出力する。よって、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時に同期して各画像処理ＩＣ（ｍ）１０５〜１０７には、次の画像形成における画像処理に関するデータＡ1 ，Ｂ1 ，Ｃ1 が設定されることになる。
【００２６】
このように、同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下がり時に同期して各画像処理ＩＣ（ｍ）１０５〜１０７に対する画像処理に関するデータの設定が行われるから、前のページの画像形成中に次の画像形成における画像処理に関するデータの設定を行うことができ、従来のようにデータの設定を非画像データ転送期間に行う必要はない。よって、非画像データ転送期間の長さおよび画像処理に関するデータの数に拘らず、画像処理に関するデータの設定を確実に行うことができる。
【００２７】
なお、本実施の形態では、同期信号発生器１０８から発生される同期信号（ＶＳＮＹＣ）１１６を画像垂直同期信号としたが、これに代えて、画像水平同期信号とすることも可能である。
【００２８】
【発明の効果】
以上に説明したように、本発明によれば、非画像データ転送期間の長さおよび画像処理に関する設定データの数に拘らず、画像処理に関する設定データの設定を確実に行うことができる
【図面の簡単な説明】
【図１】本発明の画像形成装置の実施の一形態の構成を示すブロック図である。
【図２】図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７のデータ設定回路構成を示すブロック図である。
【図３】図１の画像形成装置における各画像処理ＩＣ（ｍ）１０５〜１０７に対するデータの取込および設定タイミングを示すタイミングチャートである。
【符号の説明】
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ＲＡＭ
１０４ デコード回路
１０５，１０６，１０７ 画像処理ＩＣ（ｍ；＝１〜ｎ）
１０８ 同期信号発生器
１２０，１２１，１２２ データラッチ回路（保持手段）
１２３、１２４、１２５ ＦＦ（設定手段）
１３２，１３３，１３４ ＡＮＤ回路
Claims (4)
- 画像処理に関する設定データに基づき、入力された画像データに対して画像処理を行う画像処理手段であって、画像処理に関する設定データを取り込み、保持する第１の保持手段と、前記第１の保持手段に保持された前記設定データを、第１の設定信号が前記第１の保持手段に入力された時に出力する出力手段と、前記出力手段によって前記第１の保持手段から出力された前記設定データを取り込み、保持する第２の保持手段と、前記第２の保持手段に保持された前記設定データを、第２の設定信号が前記第２の保持手段に入力された時に設定する設定手段とを有する、画像処理手段と、
前記画像処理手段で画像データの画像処理中に、次の画像データに対する画像処理に用いられる設定データを保持するように第１の設定信号を出力する制御手段と
を備えることを特徴とする画像形成装置。 - 前記画像処理手段は複数設けられ、各画像処理手段の第２の保持手段は、それぞれ、異なるタイミングで対応する第１の保持手段に入力される第１の設定信号に基づいて異なるタイミングで設定データを保持し、各画像処理手段の設定手段は、それぞれ、同じタイミングで対応する第２の保持手段に入力される第２の設定信号に基づいて、設定データを同時に設定することを特徴とする請求項１に記載の画像形成装置。
- 画像処理手段に対して、入力された画像データの画像処理に関する設定データを設定するための画像処理設定方法であって、
前記設定データを取り込み、第１の保持手段に保持する第１の保持工程と、
前記第１の保持手段に保持された前記設定データを、第１の設定信号が前記第１の保持手段に入力されたときに出力する出力工程と、
前記第１の保持手段から出力された前記設定データを取り込み、第２の保持手段に保持する第２の保持工程と、
前記第２の保持手段に保持された前記設定データを、第２の設定信号が前記第２の保持手段に入力されたときに設定する設定工程とを有し、
前記第１の設定信号は、前記画像処理手段による画像データの画像処理中に、次の画像データに対する画像処理に用いられる設定データが前記第１の保持手段に保持されるように出力されることを特徴とする画像処理設定方法。 - 前記画像処理手段は複数設けられ、各画像処理手段にそれぞれ対応する第２の保持工程では、それぞれ、異なるタイミングで対応する第１の保持手段に入力される第１の設定信号に基づいて異なるタイミングで設定データを保持し、各画像処理手段にそれぞれ対応する設定工程では、それぞれ、同じタイミングで対応する第２の保持手段に入力される第２の設定信号に基づいて、設定データを同時に設定することを特徴とする請求項３に記載の画像処理設定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30507397A JP3697039B2 (ja) | 1997-10-21 | 1997-10-21 | 画像形成装置および画像処理設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30507397A JP3697039B2 (ja) | 1997-10-21 | 1997-10-21 | 画像形成装置および画像処理設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11123848A JPH11123848A (ja) | 1999-05-11 |
| JP3697039B2 true JP3697039B2 (ja) | 2005-09-21 |
Family
ID=17940797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30507397A Expired - Fee Related JP3697039B2 (ja) | 1997-10-21 | 1997-10-21 | 画像形成装置および画像処理設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697039B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310688B2 (en) | 2009-02-06 | 2012-11-13 | Fuji Xerox Co., Ltd. | Image forming apparatus, image forming method, and image forming program storage medium |
-
1997
- 1997-10-21 JP JP30507397A patent/JP3697039B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310688B2 (en) | 2009-02-06 | 2012-11-13 | Fuji Xerox Co., Ltd. | Image forming apparatus, image forming method, and image forming program storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11123848A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283760A (en) | Method and apparatus for controlling data transfer direction on a data bus | |
| JP3697039B2 (ja) | 画像形成装置および画像処理設定方法 | |
| JP2003241983A (ja) | 情報処理装置及び情報処理方法 | |
| JP4553998B2 (ja) | バス制御装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP4150953B2 (ja) | 情報処理装置 | |
| JP3728641B2 (ja) | 画像形成装置 | |
| JP2614719B2 (ja) | 画像処理装置 | |
| JP2516917B2 (ja) | ファクシミリ装置のモデム制御方法 | |
| JPH08163302A (ja) | 画像入出力制御装置及び画像入出力制御装置の画像情報転送方法 | |
| JP2000259812A (ja) | 高速画像処理方法及び装置 | |
| JPS58195278A (ja) | プリンタ制御装置 | |
| JPS6112591B2 (ja) | ||
| JPH0267665A (ja) | インタフェイス回路 | |
| JPH09146901A (ja) | プログラム転送方式 | |
| JPS62203283A (ja) | 画像処理プロセツサ | |
| JP2001034588A (ja) | データ処理装置 | |
| JPH1063606A (ja) | Ｄｍａ転送制御方法 | |
| JPS62249558A (ja) | 画像処理装置 | |
| JPH07271745A (ja) | 並列演算型信号処理装置 | |
| JP2005032019A (ja) | Ａｍｂａにおけるバス調停システム | |
| JPS63292358A (ja) | プロセサ回路 | |
| JP2007207269A (ja) | 画像処理装置及び画像処理システム | |
| JPH04130945A (ja) | 情報処理装置 | |
| JPH0411283A (ja) | パターン変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |