JPH11123848A - 画像形成装置および画像処理設定方法 - Google Patents
画像形成装置および画像処理設定方法Info
- Publication number
- JPH11123848A JPH11123848A JP9305073A JP30507397A JPH11123848A JP H11123848 A JPH11123848 A JP H11123848A JP 9305073 A JP9305073 A JP 9305073A JP 30507397 A JP30507397 A JP 30507397A JP H11123848 A JPH11123848 A JP H11123848A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- data
- image
- setting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【課題】 非画像データ転送期間の長さおよび画像処理
に関するデータの数に拘らず、画像処理に関するデータ
の設定を確実に行うことができる画像形成装置を提供す
る。 【解決手段】 画像形成装置は、複数の画像処理ＩＣ
（ｍ）１０５〜１０７を備える。画像処理ＩＣ（１）１
０５においては、画像処理に関するデータ（ＤＡＴＡ）
の転送タイミングの応じてＡＮＤ回路１３２から出力さ
れる信号によりデータラッチ回路１２０がＤ端子に入力
したデータを出力データ１２６としてＱ端子からＦＦ１
２３のＤ端子に出力する。ＦＦ１２３においては、出力
データ１２６を同期信号発生器１０８からのＶＳＮＹＣ
１１６の立下がり時にＱ端子から画像処理に関して設定
するデータ値１２９として出力する。また、他の画像処
理ＩＣ（ｍ）１０６，１０７におけるデータ設定も同様
に行われる。
に関するデータの数に拘らず、画像処理に関するデータ
の設定を確実に行うことができる画像形成装置を提供す
る。 【解決手段】 画像形成装置は、複数の画像処理ＩＣ
（ｍ）１０５〜１０７を備える。画像処理ＩＣ（１）１
０５においては、画像処理に関するデータ（ＤＡＴＡ）
の転送タイミングの応じてＡＮＤ回路１３２から出力さ
れる信号によりデータラッチ回路１２０がＤ端子に入力
したデータを出力データ１２６としてＱ端子からＦＦ１
２３のＤ端子に出力する。ＦＦ１２３においては、出力
データ１２６を同期信号発生器１０８からのＶＳＮＹＣ
１１６の立下がり時にＱ端子から画像処理に関して設定
するデータ値１２９として出力する。また、他の画像処
理ＩＣ（ｍ）１０６，１０７におけるデータ設定も同様
に行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、画像処理に関する
データに基づき入力された画像データに対して施す画像
処理の内容を設定し、該設定された内容に従う画像処理
を行う画像形成装置およびそれに用いられる画像処理設
定方法に関する。
データに基づき入力された画像データに対して施す画像
処理の内容を設定し、該設定された内容に従う画像処理
を行う画像形成装置およびそれに用いられる画像処理設
定方法に関する。
【０００２】
【従来の技術】一般に、画像形成装置は、画像処理に関
する設定データに基づき入力された画像データに対して
施す画像処理の内容を設定し、該設定された内容に従う
画像処理を行う画像処理手段を備え、画像処理手段に
は、画像処理に関するデータを保持するためのゲートア
レイなどのレジスタが設けられている。このレジスタに
画像処理に関するデータを設定する方法としては、装置
全体の制御を司るＣＰＵが非画像データ転送期間を認識
して該非画像データ転送期間内に画像処理に関するデー
タをレジスタに設定する方法が用いられている。
する設定データに基づき入力された画像データに対して
施す画像処理の内容を設定し、該設定された内容に従う
画像処理を行う画像処理手段を備え、画像処理手段に
は、画像処理に関するデータを保持するためのゲートア
レイなどのレジスタが設けられている。このレジスタに
画像処理に関するデータを設定する方法としては、装置
全体の制御を司るＣＰＵが非画像データ転送期間を認識
して該非画像データ転送期間内に画像処理に関するデー
タをレジスタに設定する方法が用いられている。
【０００３】
【発明が解決しようとする課題】近年、画像形成装置に
おける画像処理の内容は多種多様になり、１枚の画像を
形成して出力する際に多くの画像処理に関するデータの
設定を行うことが必要な場合がある。
おける画像処理の内容は多種多様になり、１枚の画像を
形成して出力する際に多くの画像処理に関するデータの
設定を行うことが必要な場合がある。
【０００４】しかし、上述した、従来の画像形成装置に
おけるレジスタへの画像処理に関するデータの設定方法
では、非画像データ転送期間に画像処理に関するデータ
をレジスタに設定するから、多くのデータの設定を行う
場合、このデータ設定を非画像データ転送期間内で行う
ことができなくなる恐れがある。例えば、設定するデー
タの数が非画像データ転送期間内に設定可能な数であれ
ば問題はないが、設定するデータの数が非画像データ転
送期間を超えるような長い設定期間を要する数になる
と、非画像データ転送期間がデータ設定に要する期間と
しては不足し、非画像データ転送期間内でデータ設定を
行うことができなくなる恐れがある。
おけるレジスタへの画像処理に関するデータの設定方法
では、非画像データ転送期間に画像処理に関するデータ
をレジスタに設定するから、多くのデータの設定を行う
場合、このデータ設定を非画像データ転送期間内で行う
ことができなくなる恐れがある。例えば、設定するデー
タの数が非画像データ転送期間内に設定可能な数であれ
ば問題はないが、設定するデータの数が非画像データ転
送期間を超えるような長い設定期間を要する数になる
と、非画像データ転送期間がデータ設定に要する期間と
しては不足し、非画像データ転送期間内でデータ設定を
行うことができなくなる恐れがある。
【０００５】本発明の目的は、非画像データ転送期間の
長さおよび画像処理に関するデータの数に拘らず、画像
処理に関するデータの設定を確実に行うことができる画
像形成装置および画像処理設定方法を提供することにあ
る。
長さおよび画像処理に関するデータの数に拘らず、画像
処理に関するデータの設定を確実に行うことができる画
像形成装置および画像処理設定方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
画像処理に関するデータに基づき入力された画像データ
に対して施す画像処理の内容を設定し、該設定された内
容に従う画像処理を行う少なくとも１つの画像処理手段
を備える画像形成装置において、前記画像処理手段は、
第１の設定信号に基づき前記画像処理に関するデータを
取り込み、保持する保持手段と、第２の設定信号の入力
時に、前記保持手段に保持された前記画像処理に関する
データを取り込み、設定する設定手段とを有することを
特徴とする。
画像処理に関するデータに基づき入力された画像データ
に対して施す画像処理の内容を設定し、該設定された内
容に従う画像処理を行う少なくとも１つの画像処理手段
を備える画像形成装置において、前記画像処理手段は、
第１の設定信号に基づき前記画像処理に関するデータを
取り込み、保持する保持手段と、第２の設定信号の入力
時に、前記保持手段に保持された前記画像処理に関する
データを取り込み、設定する設定手段とを有することを
特徴とする。
【０００７】請求項２記載の発明は、請求項１記載の画
像形成装置において、前記設定手段は、前記第２の設定
信号の立上がりまたは立下がり時に、前記保持手段に保
持された前記画像処理に関するデータを取り込むことを
特徴とする。
像形成装置において、前記設定手段は、前記第２の設定
信号の立上がりまたは立下がり時に、前記保持手段に保
持された前記画像処理に関するデータを取り込むことを
特徴とする。
【０００８】請求項３記載の発明は、請求項２記載の画
像形成装置において、前記第２の設定信号は、画像水平
同期信号であることを特徴とする。
像形成装置において、前記第２の設定信号は、画像水平
同期信号であることを特徴とする。
【０００９】請求項４記載の発明は、請求項２記載の画
像形成装置において、前記第２の設定信号は、画像垂直
同期信号であることを特徴とする。
像形成装置において、前記第２の設定信号は、画像垂直
同期信号であることを特徴とする。
【００１０】請求項５記載の発明は、画像処理に関する
データに基づき入力された画像データに対して施す画像
処理の内容を設定し、該設定された内容に従う少なくと
も１つの画像処理を行う画像形成装置に用いられる画像
処理設定方法において、第１の設定信号に基づき前記画
像処理に関するデータを保持手段に取り込み、保持する
工程と、第２の設定信号の入力時に、前記保持手段に保
持された前記画像処理に関するデータを取り込み、設定
する工程とを有することを特徴とする。
データに基づき入力された画像データに対して施す画像
処理の内容を設定し、該設定された内容に従う少なくと
も１つの画像処理を行う画像形成装置に用いられる画像
処理設定方法において、第１の設定信号に基づき前記画
像処理に関するデータを保持手段に取り込み、保持する
工程と、第２の設定信号の入力時に、前記保持手段に保
持された前記画像処理に関するデータを取り込み、設定
する工程とを有することを特徴とする。
【００１１】請求項６記載の発明は、請求項５記載の画
像処理方法において、前記第２の設定信号の立上がりま
たは立下がり時に、前記保持手段に保持された前記画像
処理に関するデータを取り込むことを特徴とする。
像処理方法において、前記第２の設定信号の立上がりま
たは立下がり時に、前記保持手段に保持された前記画像
処理に関するデータを取り込むことを特徴とする。
【００１２】請求項７記載の発明は、請求項６記載の画
像処理方法において、前記第２の設定信号は、画像水平
同期信号であることを特徴とする。
像処理方法において、前記第２の設定信号は、画像水平
同期信号であることを特徴とする。
【００１３】請求項８記載の発明は、請求項６記載の画
像処理方法において、前記第２の設定信号は、画像垂直
同期信号であることを特徴とする。
像処理方法において、前記第２の設定信号は、画像垂直
同期信号であることを特徴とする。
【００１４】
【発明の実施の形態】以下に本発明の実施の形態につい
て図を参照しながら説明する。
て図を参照しながら説明する。
【００１５】図１は本発明の画像形成装置の実施の一形
態の構成を示すブロック図である。
態の構成を示すブロック図である。
【００１６】画像形成装置は、図１に示すように、ＲＯ
Ｍ１０２に格納されている制御プログラムに従い画像形
成動作に関する制御を実行するＣＰＵ１０１を備える。
ＣＰＵ１０１には、ＲＯＭ１０２とともに、ＲＡＭ１０
３、複数の画像処理ＩＣ（ｍ；＝１〜ｎ）１０５〜１０
７の各ブロックがアドレスバス１０９、データバス１１
０を介して接続されている。ＲＡＭ１０３は、ＣＰＵ１
０１の演算、処理の作業領域として用いられる。また、
アドレスバス１０９にはデコード回路１０４が接続さ
れ、デコード回路１０４は、ＣＰＵ１０１から発生され
るアドレス信号をアドレスバス１０９を介して取り込
み、該アドレス信号をデコードしてＲＯＭ１０２、ＲＡ
Ｍ１０３、各画像処理ＩＣ（ｍ）１０５〜１０７の各ブ
ロックを選択指示するためのチップセレクト信号ＣＳを
発生する。具体的には、ＲＯＭ１０２に対してはチップ
セレクト信号１１１を、ＲＡＭ１０３に対してはチップ
セレクト信号１１２を画像処理ＩＣ（１）１０５に対し
てはチップセレクト信号（ＣＳ１）１１３を、画像処理
ＩＣ（２）１０６に対してはチップセレクト信号（ＣＳ
２）１１４を、画像処理ＩＣ（ｎ）１０７に対してはチ
ップセレクト信号（ＣＳｎ）１１５をそれぞれ発生す
る。
Ｍ１０２に格納されている制御プログラムに従い画像形
成動作に関する制御を実行するＣＰＵ１０１を備える。
ＣＰＵ１０１には、ＲＯＭ１０２とともに、ＲＡＭ１０
３、複数の画像処理ＩＣ（ｍ；＝１〜ｎ）１０５〜１０
７の各ブロックがアドレスバス１０９、データバス１１
０を介して接続されている。ＲＡＭ１０３は、ＣＰＵ１
０１の演算、処理の作業領域として用いられる。また、
アドレスバス１０９にはデコード回路１０４が接続さ
れ、デコード回路１０４は、ＣＰＵ１０１から発生され
るアドレス信号をアドレスバス１０９を介して取り込
み、該アドレス信号をデコードしてＲＯＭ１０２、ＲＡ
Ｍ１０３、各画像処理ＩＣ（ｍ）１０５〜１０７の各ブ
ロックを選択指示するためのチップセレクト信号ＣＳを
発生する。具体的には、ＲＯＭ１０２に対してはチップ
セレクト信号１１１を、ＲＡＭ１０３に対してはチップ
セレクト信号１１２を画像処理ＩＣ（１）１０５に対し
てはチップセレクト信号（ＣＳ１）１１３を、画像処理
ＩＣ（２）１０６に対してはチップセレクト信号（ＣＳ
２）１１４を、画像処理ＩＣ（ｎ）１０７に対してはチ
ップセレクト信号（ＣＳｎ）１１５をそれぞれ発生す
る。
【００１７】各画像処理ＩＣ（ｍ）１０５〜１０７は、
データバス１１０を介して画像処理に関する設定データ
を所定のタイミングで取り込んで設定し、該設定したデ
ータに対応する内容の画像処理を行うＡＩＳＣなどのＩ
Ｃからなる。各画像処理ＩＣ（ｍ）１０５〜１０７にお
ける画像処理に関する設定データの取込、設定タイミン
グは、ＣＰＵ１０１からの書込み指示信号（ＷＲ）、チ
ップセレクト信号（ＣＳｍ；１〜ｎ）１１３〜１１５お
よび同期信号発生器１０８からの同期信号（ＶＳＮＹ
Ｃ）１１６により決定される。ここで、同期信号発生器
１０８から発生される同期信号（ＶＳＮＹＣ）１１６は
画像垂直同期信号である。
データバス１１０を介して画像処理に関する設定データ
を所定のタイミングで取り込んで設定し、該設定したデ
ータに対応する内容の画像処理を行うＡＩＳＣなどのＩ
Ｃからなる。各画像処理ＩＣ（ｍ）１０５〜１０７にお
ける画像処理に関する設定データの取込、設定タイミン
グは、ＣＰＵ１０１からの書込み指示信号（ＷＲ）、チ
ップセレクト信号（ＣＳｍ；１〜ｎ）１１３〜１１５お
よび同期信号発生器１０８からの同期信号（ＶＳＮＹ
Ｃ）１１６により決定される。ここで、同期信号発生器
１０８から発生される同期信号（ＶＳＮＹＣ）１１６は
画像垂直同期信号である。
【００１８】次に、各画像処理ＩＣ（ｍ）１０５〜１０
７のデータ設定回路構成およびその画像処理に関する設
定データの取込、設定タイミングについて図２および図
３を参照しながら説明する。図２は図１の画像形成装置
における各画像処理ＩＣ（ｍ）１０５〜１０７の主要部
構成を示すブロック図、図３は図１の画像形成装置にお
ける各画像処理ＩＣ（ｍ）１０５〜１０７に対するデー
タの取込および設定タイミングを示すタイミングチャー
トである。
７のデータ設定回路構成およびその画像処理に関する設
定データの取込、設定タイミングについて図２および図
３を参照しながら説明する。図２は図１の画像形成装置
における各画像処理ＩＣ（ｍ）１０５〜１０７の主要部
構成を示すブロック図、図３は図１の画像形成装置にお
ける各画像処理ＩＣ（ｍ）１０５〜１０７に対するデー
タの取込および設定タイミングを示すタイミングチャー
トである。
【００１９】まず、各画像処理ＩＣ（ｍ）１０５〜１０
７のデータ設定回路構成について図２を参照しながら説
明する。画像処理ＩＣ（１）１０５は、図２に示すよう
に、ＣＰＵ１０１からの書込み指示信号（ＷＲ）とチッ
プセレクト信号（ＣＳ１）１１３とを入力して論理積演
算を行い、その演算結果を出力するＡＮＤ回路１３２
と、データラッチ回路１２０とを有する。データラッチ
回路１２０には、データバス１１０を介して転送された
画像処理に関するデータ（ＤＡＴＡ）を入力するＤ端子
と、ＡＮＤ回路１３２の出力を入力するＧ端子と、Ｑ端
子とが設けられ、データラッチ回路１２０は、Ｇ端子に
入力されたＡＮＤ回路１３２の出力がＬレベルであると
きに、Ｄ端子に入力した画像処理に関するデータを出力
データ１２６としてＱ端子に保持する。Ｑ端子に保持さ
れた出力データ１２６は、ＦＦ（フリップフロップ）１
２３のＤ端子に入力される。ＦＦ１２３は、同期信号発
生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下
がり時にＤ端子に入力された出力データ１２６をＱ端子
から画像処理ＩＣ（１）１０５の画像処理に関して設定
するデータ値１２９として出力する。
７のデータ設定回路構成について図２を参照しながら説
明する。画像処理ＩＣ（１）１０５は、図２に示すよう
に、ＣＰＵ１０１からの書込み指示信号（ＷＲ）とチッ
プセレクト信号（ＣＳ１）１１３とを入力して論理積演
算を行い、その演算結果を出力するＡＮＤ回路１３２
と、データラッチ回路１２０とを有する。データラッチ
回路１２０には、データバス１１０を介して転送された
画像処理に関するデータ（ＤＡＴＡ）を入力するＤ端子
と、ＡＮＤ回路１３２の出力を入力するＧ端子と、Ｑ端
子とが設けられ、データラッチ回路１２０は、Ｇ端子に
入力されたＡＮＤ回路１３２の出力がＬレベルであると
きに、Ｄ端子に入力した画像処理に関するデータを出力
データ１２６としてＱ端子に保持する。Ｑ端子に保持さ
れた出力データ１２６は、ＦＦ（フリップフロップ）１
２３のＤ端子に入力される。ＦＦ１２３は、同期信号発
生器１０８からの同期信号（ＶＳＮＹＣ）１１６の立下
がり時にＤ端子に入力された出力データ１２６をＱ端子
から画像処理ＩＣ（１）１０５の画像処理に関して設定
するデータ値１２９として出力する。
【００２０】画像処理ＩＣ（２）１０６は、画像処理Ｉ
Ｃ（１）１０５と同様に、ＣＰＵ１０１からの書込み指
示信号（ＷＲ）とチップセレクト信号（ＣＳ２）１１４
とを入力して論理積演算を行うＡＮＤ回路１３３と、デ
ータラッチ回路１２１と、ＦＦ１２４とを有する。デー
タラッチ回路１２１においては、Ｇ端子に入力されたＡ
ＮＤ回路１３３の出力がＬレベルであるときに、Ｄ端子
に入力した画像処理に関するデータを出力データ１２７
としてＱ端子に保持し、ＦＦ１２４においては、同期信
号発生器１０８からの同期信号１１６の立下がり時にＤ
端子に入力された出力データ１２７をＱ端子から画像処
理ＩＣ（２）１０６の画像処理に関して設定するデータ
値１３０として出力する。
Ｃ（１）１０５と同様に、ＣＰＵ１０１からの書込み指
示信号（ＷＲ）とチップセレクト信号（ＣＳ２）１１４
とを入力して論理積演算を行うＡＮＤ回路１３３と、デ
ータラッチ回路１２１と、ＦＦ１２４とを有する。デー
タラッチ回路１２１においては、Ｇ端子に入力されたＡ
ＮＤ回路１３３の出力がＬレベルであるときに、Ｄ端子
に入力した画像処理に関するデータを出力データ１２７
としてＱ端子に保持し、ＦＦ１２４においては、同期信
号発生器１０８からの同期信号１１６の立下がり時にＤ
端子に入力された出力データ１２７をＱ端子から画像処
理ＩＣ（２）１０６の画像処理に関して設定するデータ
値１３０として出力する。
【００２１】同様に、画像処理ＩＣ（ｎ）１０７は、Ａ
ＮＤ回路１３４と、データラッチ回路１２２と、ＦＦ１
２５とを有し、データラッチ回路１２２では、Ｇ端子に
入力されたＡＮＤ回路１３４の出力がＬレベルであると
きに、Ｄ端子に入力した画像処理に関するデータを出力
データ１２８としてＱ端子に保持し、ＦＦ１２５では、
同期信号発生器１０８からの同期信号１１６の立下がり
時にＤ端子に入力された出力データ１２８をＱ端子から
画像処理ＩＣ（ｎ）１０７の画像処理に関して設定する
データ値１３１として出力する。
ＮＤ回路１３４と、データラッチ回路１２２と、ＦＦ１
２５とを有し、データラッチ回路１２２では、Ｇ端子に
入力されたＡＮＤ回路１３４の出力がＬレベルであると
きに、Ｄ端子に入力した画像処理に関するデータを出力
データ１２８としてＱ端子に保持し、ＦＦ１２５では、
同期信号発生器１０８からの同期信号１１６の立下がり
時にＤ端子に入力された出力データ１２８をＱ端子から
画像処理ＩＣ（ｎ）１０７の画像処理に関して設定する
データ値１３１として出力する。
【００２２】次に、各画像処理ＩＣ（ｍ）１０５〜１０
７におけるデータの取込および設定タイミングについて
図３を参照しながら説明する。
７におけるデータの取込および設定タイミングについて
図３を参照しながら説明する。
【００２３】現在、１枚目の画像形成が行われていると
すると、図３に示すように、この１枚目の画像形成にお
いて実行される画像処理に関するデータとして各データ
Ａ0，Ｂ0 ，Ｃ0 が対応する各画像処理ＩＣ（ｍ）１０
５〜１０７にそれぞれ設定され、各データＡ0 ，Ｂ0 ，
Ｃ0 に対応する内容の画像処理が各画像処理ＩＣ（ｍ）
１０５〜１０７でそれぞれ実行されている。各画像処理
ＩＣ（ｍ）１０５〜１０７のそれぞれに対するデータの
設定が完了すると、ＣＰＵ１０１の命令により次の画像
形成すなわち２枚目の画像形成における画像処理に関す
るデータ（ＤＡＴＡ）としてデータＡ1 ，Ｂ1 ，Ｃ1 が
データバス１１０を介してが順次転送される。画像処理
ＩＣ（１）１０５においては、データＡ1 の転送タイミ
ングの応じてＬレベルのＷＲとＬレベルのＣＳ１とがＡ
ＮＤ回路１３２に入力されると、ＡＮＤ回路１３２から
Ｌレベルの信号がデータラッチ回路１２０のＧ端子に入
力され、データラッチ回路１２０で、Ｄ端子に入力した
画像処理に関するデータＡ1 を出力データ１２６として
Ｑ端子に保持する。Ｑ端子に保持された出力データ１２
６は、ＦＦ（フリップフロップ）１２３のＤ端子に入力
される。
すると、図３に示すように、この１枚目の画像形成にお
いて実行される画像処理に関するデータとして各データ
Ａ0，Ｂ0 ，Ｃ0 が対応する各画像処理ＩＣ（ｍ）１０
５〜１０７にそれぞれ設定され、各データＡ0 ，Ｂ0 ，
Ｃ0 に対応する内容の画像処理が各画像処理ＩＣ（ｍ）
１０５〜１０７でそれぞれ実行されている。各画像処理
ＩＣ（ｍ）１０５〜１０７のそれぞれに対するデータの
設定が完了すると、ＣＰＵ１０１の命令により次の画像
形成すなわち２枚目の画像形成における画像処理に関す
るデータ（ＤＡＴＡ）としてデータＡ1 ，Ｂ1 ，Ｃ1 が
データバス１１０を介してが順次転送される。画像処理
ＩＣ（１）１０５においては、データＡ1 の転送タイミ
ングの応じてＬレベルのＷＲとＬレベルのＣＳ１とがＡ
ＮＤ回路１３２に入力されると、ＡＮＤ回路１３２から
Ｌレベルの信号がデータラッチ回路１２０のＧ端子に入
力され、データラッチ回路１２０で、Ｄ端子に入力した
画像処理に関するデータＡ1 を出力データ１２６として
Ｑ端子に保持する。Ｑ端子に保持された出力データ１２
６は、ＦＦ（フリップフロップ）１２３のＤ端子に入力
される。
【００２４】同様に、画像処理ＩＣ（２）１０６におい
ては、データＢ1 の転送タイミングの応じてＬレベルの
ＷＲとＬレベルのＣＳ２とがＡＮＤ回路１３３に入力さ
れると、ＡＮＤ回路１３３からＬレベルの信号がデータ
ラッチ回路１２１のＧ端子に入力されることにより、デ
ータラッチ回路１２１で、Ｄ端子に入力した画像処理に
関するデータＡ1 を出力データ１２７としてＱ端子に保
持し、Ｑ端子に保持された出力データ１２７がＦＦ１２
４のＤ端子に入力される。また、画像処理ＩＣ（ｎ）１
０７においては、データＣ1 の転送タイミングの応じて
ＬレベルのＷＲとＬレベルのＣＳｎとがＡＮＤ回路１３
４に入力されると、ＡＮＤ回路１３４からＬレベルの信
号がデータラッチ回路１２２のＧ端子に入力されること
により、データＣ1 が出力データ１２８としてデータラ
ッチ回路１２２のＱ端子に保持され、Ｑ端子に保持され
た出力データ１２８がＦＦ１２５のＤ端子に入力され
る。
ては、データＢ1 の転送タイミングの応じてＬレベルの
ＷＲとＬレベルのＣＳ２とがＡＮＤ回路１３３に入力さ
れると、ＡＮＤ回路１３３からＬレベルの信号がデータ
ラッチ回路１２１のＧ端子に入力されることにより、デ
ータラッチ回路１２１で、Ｄ端子に入力した画像処理に
関するデータＡ1 を出力データ１２７としてＱ端子に保
持し、Ｑ端子に保持された出力データ１２７がＦＦ１２
４のＤ端子に入力される。また、画像処理ＩＣ（ｎ）１
０７においては、データＣ1 の転送タイミングの応じて
ＬレベルのＷＲとＬレベルのＣＳｎとがＡＮＤ回路１３
４に入力されると、ＡＮＤ回路１３４からＬレベルの信
号がデータラッチ回路１２２のＧ端子に入力されること
により、データＣ1 が出力データ１２８としてデータラ
ッチ回路１２２のＱ端子に保持され、Ｑ端子に保持され
た出力データ１２８がＦＦ１２５のＤ端子に入力され
る。
【００２５】次いで、各ＦＦ１２３，１２４，１２５に
おいては、Ｄ端子に入力された出力データ１２６，１２
７，１２８を保持し、同期信号発生器１０８からの同期
信号（ＶＳＮＹＣ）１１６の立下がり時に、出力データ
１２６，１２７，１２８をＱ端子から画像処理ＩＣ
（ｍ）１０５〜１０７の画像処理に関して設定するデー
タ値１２９，１３０，１３１として出力する。よって、
同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１
１６の立下がり時に同期して各画像処理ＩＣ（ｍ）１０
５〜１０７には、次の画像形成における画像処理に関す
るデータＡ1 ，Ｂ1，Ｃ1 が設定されることになる。
おいては、Ｄ端子に入力された出力データ１２６，１２
７，１２８を保持し、同期信号発生器１０８からの同期
信号（ＶＳＮＹＣ）１１６の立下がり時に、出力データ
１２６，１２７，１２８をＱ端子から画像処理ＩＣ
（ｍ）１０５〜１０７の画像処理に関して設定するデー
タ値１２９，１３０，１３１として出力する。よって、
同期信号発生器１０８からの同期信号（ＶＳＮＹＣ）１
１６の立下がり時に同期して各画像処理ＩＣ（ｍ）１０
５〜１０７には、次の画像形成における画像処理に関す
るデータＡ1 ，Ｂ1，Ｃ1 が設定されることになる。
【００２６】このように、同期信号発生器１０８からの
同期信号（ＶＳＮＹＣ）１１６の立下がり時に同期して
各画像処理ＩＣ（ｍ）１０５〜１０７に対する画像処理
に関するデータの設定が行われるから、前のページの画
像形成中に次の画像形成における画像処理に関するデー
タの設定を行うことができ、従来のようにデータの設定
を非画像データ転送期間に行う必要はない。よって、非
画像データ転送期間の長さおよび画像処理に関するデー
タの数に拘らず、画像処理に関するデータの設定を確実
に行うことができる。
同期信号（ＶＳＮＹＣ）１１６の立下がり時に同期して
各画像処理ＩＣ（ｍ）１０５〜１０７に対する画像処理
に関するデータの設定が行われるから、前のページの画
像形成中に次の画像形成における画像処理に関するデー
タの設定を行うことができ、従来のようにデータの設定
を非画像データ転送期間に行う必要はない。よって、非
画像データ転送期間の長さおよび画像処理に関するデー
タの数に拘らず、画像処理に関するデータの設定を確実
に行うことができる。
【００２７】なお、本実施の形態では、同期信号発生器
１０８から発生される同期信号（ＶＳＮＹＣ）１１６を
画像垂直同期信号としたが、これに代えて、画像水平同
期信号とすることも可能である。
１０８から発生される同期信号（ＶＳＮＹＣ）１１６を
画像垂直同期信号としたが、これに代えて、画像水平同
期信号とすることも可能である。
【００２８】
【発明の効果】以上に説明したように、請求項１記載の
画像形成装置によれば、画像処理手段が、第１の設定信
号に基づき画像処理に関するデータを取り込み、保持す
る保持手段と、第２の設定信号の入力時に、保持手段に
保持された画像処理に関するデータを取り込み、設定す
る設定手段とを有するから、非画像データ転送期間の長
さおよび画像処理に関するデータの数に拘らず、画像処
理に関するデータの設定を確実に行うことができる。
画像形成装置によれば、画像処理手段が、第１の設定信
号に基づき画像処理に関するデータを取り込み、保持す
る保持手段と、第２の設定信号の入力時に、保持手段に
保持された画像処理に関するデータを取り込み、設定す
る設定手段とを有するから、非画像データ転送期間の長
さおよび画像処理に関するデータの数に拘らず、画像処
理に関するデータの設定を確実に行うことができる。
【００２９】請求項２記載の画像形成装置によれば、設
定手段で、第２の設定信号の立上がりまたは立下がり時
に、保持手段に保持された画像処理に関するデータを取
り込むように構成することもできる。
定手段で、第２の設定信号の立上がりまたは立下がり時
に、保持手段に保持された画像処理に関するデータを取
り込むように構成することもできる。
【００３０】請求項３記載の画像形成装置によれば、第
２の設定信号を、画像水平同期信号賭することができ
る。
２の設定信号を、画像水平同期信号賭することができ
る。
【００３１】請求項４記載の画像形成装置によれば、第
２の設定信号を、画像垂直同期信号とすることができ
る。
２の設定信号を、画像垂直同期信号とすることができ
る。
【００３２】請求項５記載の画像処理設定方法によれ
ば、第１の設定信号に基づき画像処理に関するデータを
保持手段に取り込み、保持する工程と、第２の設定信号
の入力時に、保持手段に保持された前記画像処理に関す
るデータを取り込み、設定する工程とを有するから、非
画像データ転送期間の長さおよび画像処理に関するデー
タの数に拘らず、画像処理に関するデータの設定を確実
に行うことができる。
ば、第１の設定信号に基づき画像処理に関するデータを
保持手段に取り込み、保持する工程と、第２の設定信号
の入力時に、保持手段に保持された前記画像処理に関す
るデータを取り込み、設定する工程とを有するから、非
画像データ転送期間の長さおよび画像処理に関するデー
タの数に拘らず、画像処理に関するデータの設定を確実
に行うことができる。
【００３３】請求項６記載の画像処理方法によれば、第
２の設定信号の立上がりまたは立下がり時に、保持手段
に保持された画像処理に関するデータを取り込むように
構成することできる。
２の設定信号の立上がりまたは立下がり時に、保持手段
に保持された画像処理に関するデータを取り込むように
構成することできる。
【００３４】請求項７記載の画像処理方法によれば、第
２の設定信号を、画像水平同期信号とすることができ
る。
２の設定信号を、画像水平同期信号とすることができ
る。
【００３５】請求項８記載の画像処理方法によれば、第
２の設定信号を、画像垂直同期信号とすることができ
る。
２の設定信号を、画像垂直同期信号とすることができ
る。
【図１】本発明の画像形成装置の実施の一形態の構成を
示すブロック図である。
示すブロック図である。
【図２】図１の画像形成装置における各画像処理ＩＣ
（ｍ）１０５〜１０７のデータ設定回路構成を示すブロ
ック図である。
（ｍ）１０５〜１０７のデータ設定回路構成を示すブロ
ック図である。
【図３】図１の画像形成装置における各画像処理ＩＣ
（ｍ）１０５〜１０７に対するデータの取込および設定
タイミングを示すタイミングチャートである。
（ｍ）１０５〜１０７に対するデータの取込および設定
タイミングを示すタイミングチャートである。
１０１ ＣＰＵ １０２ ＲＯＭ １０３ ＲＡＭ １０４ デコード回路 １０５，１０６，１０７ 画像処理ＩＣ（ｍ；＝１〜
ｎ） １０８ 同期信号発生器 １２０，１２１，１２２ データラッチ回路（保持手
段） １２３、１２４、１２５ ＦＦ（設定手段） １３２，１３３，１３４ ＡＮＤ回路
ｎ） １０８ 同期信号発生器 １２０，１２１，１２２ データラッチ回路（保持手
段） １２３、１２４、１２５ ＦＦ（設定手段） １３２，１３３，１３４ ＡＮＤ回路
Claims (8)
- 【請求項１】 画像処理に関するデータに基づき入力さ
れた画像データに対して施す画像処理の内容を設定し、
該設定された内容に従う画像処理を行う少なくとも１つ
の画像処理手段を備える画像形成装置において、前記画
像処理手段は、第１の設定信号に基づき前記画像処理に
関するデータを取り込み、保持する保持手段と、第２の
設定信号の入力時に、前記保持手段に保持された前記画
像処理に関するデータを取り込み、設定する設定手段と
を有することを特徴とする画像形成装置。 - 【請求項２】 前記設定手段は、前記第２の設定信号の
立上がりまたは立下がり時に、前記保持手段に保持され
た前記画像処理に関するデータを取り込むことを特徴と
する請求項１記載の画像形成装置。 - 【請求項３】 前記第２の設定信号は、画像水平同期信
号であることを特徴とする請求項２記載の画像形成装
置。 - 【請求項４】 前記第２の設定信号は、画像垂直同期信
号であることを特徴とする請求項２記載の画像形成装
置。 - 【請求項５】 画像処理に関するデータに基づき入力さ
れた画像データに対して施す画像処理の内容を設定し、
該設定された内容に従う少くとも１つの画像処理を行う
画像形成装置に用いられる画像処理設定方法において、
第１の設定信号に基づき前記画像処理に関するデータを
保持手段に取り込み、保持する工程と、第２の設定信号
の入力時に、前記保持手段に保持された前記画像処理に
関するデータを取り込み、設定する工程とを有すること
を特徴とする画像処理設定方法。 - 【請求項６】 前記第２の設定信号の立上がりまたは立
下がり時に、前記保持手段に保持された前記画像処理に
関するデータを取り込むことを特徴とする請求項５記載
の画像処理方法。 - 【請求項７】 前記第２の設定信号は、画像水平同期信
号であることを特徴とする請求項６記載の画像処理方
法。 - 【請求項８】 前記第２の設定信号は、画像垂直同期信
号であることを特徴とする請求項６記載の画像処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30507397A JP3697039B2 (ja) | 1997-10-21 | 1997-10-21 | 画像形成装置および画像処理設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30507397A JP3697039B2 (ja) | 1997-10-21 | 1997-10-21 | 画像形成装置および画像処理設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11123848A true JPH11123848A (ja) | 1999-05-11 |
| JP3697039B2 JP3697039B2 (ja) | 2005-09-21 |
Family
ID=17940797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30507397A Expired - Fee Related JP3697039B2 (ja) | 1997-10-21 | 1997-10-21 | 画像形成装置および画像処理設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697039B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310688B2 (en) | 2009-02-06 | 2012-11-13 | Fuji Xerox Co., Ltd. | Image forming apparatus, image forming method, and image forming program storage medium |
-
1997
- 1997-10-21 JP JP30507397A patent/JP3697039B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8310688B2 (en) | 2009-02-06 | 2012-11-13 | Fuji Xerox Co., Ltd. | Image forming apparatus, image forming method, and image forming program storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3697039B2 (ja) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI700633B (zh) | 影像訊號處理器以及包括其之裝置 | |
| US4283760A (en) | Method and apparatus for controlling data transfer direction on a data bus | |
| JPH11123848A (ja) | 画像形成装置および画像処理設定方法 | |
| JP2567119B2 (ja) | バス調停回路 | |
| JP3728641B2 (ja) | 画像形成装置 | |
| JP4097377B2 (ja) | マイクロコンピュータ | |
| JP2001034588A (ja) | データ処理装置 | |
| KR900005452B1 (ko) | 마이크로 프로세서의 데이터 처리속도를 개선한 회로 | |
| JPH1063606A (ja) | Ｄｍａ転送制御方法 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPS61112272A (ja) | マイクロコンピユ−タ応用装置 | |
| JP2579003B2 (ja) | メモリ間データ転送装置 | |
| JPH08287004A (ja) | データ処理装置 | |
| JPH04142644A (ja) | Ｒａｍアクセス方法 | |
| JPH11110334A (ja) | データ処理回路およびそれを備えた画像形成装置 | |
| JPS63292358A (ja) | プロセサ回路 | |
| JPS63117538A (ja) | 受信装置 | |
| JPS62249558A (ja) | 画像処理装置 | |
| JPH05289973A (ja) | 入出力制御方式 | |
| JPH11157173A (ja) | プリンタ制御回路 | |
| JPH06266658A (ja) | マルチプロセッサ用バスシステム | |
| JPH02282854A (ja) | 信号選択伝送回路とそのタスク処理方法 | |
| JPS6228874A (ja) | デ−タ転送方式 | |
| JPH03263162A (ja) | データ処理装置 | |
| JPH0756645B2 (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |