JP2005085079A - データ転送制御装置 - Google Patents

データ転送制御装置 Download PDF

Info

Publication number
JP2005085079A
JP2005085079A JP2003318000A JP2003318000A JP2005085079A JP 2005085079 A JP2005085079 A JP 2005085079A JP 2003318000 A JP2003318000 A JP 2003318000A JP 2003318000 A JP2003318000 A JP 2003318000A JP 2005085079 A JP2005085079 A JP 2005085079A
Authority
JP
Japan
Prior art keywords
data transfer
transfer
time
data
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003318000A
Other languages
English (en)
Inventor
Kazunori Okajima
一憲 岡嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003318000A priority Critical patent/JP2005085079A/ja
Publication of JP2005085079A publication Critical patent/JP2005085079A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

【課題】 同時的な複数のDMA要求に対する調停において、DMAリクエスタがDMA処理の転送制限時間情報を常にもつ必要があり、DMA要求内容に追加しなければならず、回路面積が増大する。
【解決手段】 転送サイズなどの転送情報を受け付け、転送情報と転送制限時間からデータ転送起動要因を発生するデータ転送受付部3と、受付部3からの起動要因を受け取り、転送情報から予想転送時間を求め、予想転送時間と転送制限時間から複数のデータ転送要求の起動順序を調停し、前記調停した起動順序に従ってデータ転送を起動するデータ転送調停部5と、調停部5により起動されたデータ転送を前記起動順序に従って実行するデータ転送実行部6とを備え、さらに、前記複数のデータ転送要求にかかわる転送制限時間の情報を予め格納し、受付部3に転送制限時間を送出する転送制限時間情報格納部4を備える。
【選択図】 図1

Description

本発明は、データ転送制御装置に関する。特に、映像出力装置や音声出力装置などの定期的なデータ転送が必要な装置におけるDMA(Direct Memory Access)コントローラとして好適である。
従来のデータ転送制御装置、特にDMAコントローラは、DMA起動要求の調停を行う際、同時に複数の起動要求が競合した場合は、予め設定された優先順位に基づいて起動順序を決定している。
このとき、優先順位の高い転送が複数同時に要求された場合、先行のDMA転送が完了するまで起動できない。
また、DMA要求に転送制限情報を付加することで要求される転送制限時間の終了までにDMAを完了させることは可能であったが、各DMA要求元は転送制限時間情報を常にもつ必要があった。そして、DMAコントローラは、その転送制限時間と転送情報(転送サイズ、転送アドレス等)でもって、各DMA要求をリアルタイムに且つ複雑な計算を行って調停をする必要があった。
図8は従来のDMAコントローラを示す。DMAコントローラ1Dは、データ転送受付部33とデータ転送調停部35とデータ転送実行部36で構成されている。32はDMAリクエスタである。
データ転送受付部33は、DMAリクエスタ32からのDMA要求内容(転送サイズ、転送アドレス、転送制限時間情報)を受け付ける。データ転送調停部35は、DMA起動要求が発生するとデータ転送受付部33に起動要求し、その起動要因に基づきDMA起動を行う。同時に複数の起動要求がある場合には、転送制限時間と転送情報に応じてDMA起動順序を決定して起動する(例えば、特許文献1参照。)。
特開2002−207691号公報(第4頁、第1図)
従来のデータ転送制御装置では、次の課題が存在する。
第1に、DMAリクエスタはDMA処理の転送制限時間情報を常にもつ必要があり、DMA要求内容に追加しなければならず、回路面積が増大する。
第2に、転送制限時間情報と予想転送時間の複雑な計算を短時間で終わらせる必要があり、装置の大きさ、回路面積が増大する。
第3に、データ長の長いデータ転送の場合、他のDMAを受け付けることができず、エラーが発生する。
第4に、制限時間内に終了しない場合のエラー処理は、DMA要求元への通知しか行えず、適切なDMA処理を行う術がない。
本発明は、上記問題点を鑑み、複数のデータ転送要求をデータ転送制御装置内で時間的に管理し、制限時間以内にデータ転送を完了させることを主眼とした、実行効率の良いデータ転送動作を実現できるデータ転送制御装置を提供することを目的とする。
上記の課題を解決するために、本発明は次のような手段を講じる。
(1)すなわち、本発明によるデータ転送制御装置は、次の構成要素を備えていることを前提としている。それは、データ転送受付部とデータ転送調停部とデータ転送実行部とである。前記データ転送受付部は、データ転送要求の際に転送サイズ、転送アドレスなどの転送情報を受け付け、データ転送起動要求時に前記転送情報と転送制限時間からデータ転送起動要因を発生するように構成されている。前記データ転送調停部は、前記データ転送受付部からの前記データ転送起動要因を受け取り、前記転送情報から予想転送時間を求め、前記予想転送時間と前記転送制限時間から複数のデータ転送要求の起動順序を調停し、前記転送制限時間以内に起動不可能なデータ転送要求に対しては事前にエラー通知を行い、前記調停した起動順序に従ってデータ転送を起動するように構成されている。前記データ転送実行部は、前記データ転送調停部により起動されたデータ転送を前記起動順序に従って実行するように構成されている。本発明は、このように構成されたデータ転送制御装置において、さらに、次のような手段を講じることにより、上記の課題を解決する。すなわち、さらに、前記複数のデータ転送要求にかかわる前記転送制限時間の情報を予め格納し、前記データ転送要求の際に前記データ転送受付部に前記転送制限時間を送出する転送制限時間情報格納部を備えた構成とされている。
この構成による作用は次のとおりである。同時に複数のデータ転送要求が生じた場合に、それぞれの転送制限時間内にそれぞれのデータ転送を完了させるための複数のデータ転送要求の起動順序を調停するのであるが、この起動順序の調停に当たり、必要な要素は、少なくとも、転送情報における転送サイズと転送制限時間である。このうち転送情報における転送サイズについては、データ転送の要求元が送信してくるのをデータ転送受付部で受け取って用いる。しかし、転送制限時間については、必ずしもデータ転送の要求元が送信してくるのを用いる必要はない。それは予め分かっているからである。当該のデータ転送制御装置自体が転送制限時間情報格納部を内蔵し、その転送制限時間情報格納部に予め転送制限時間の情報を格納しておくのである。
転送制限時間の格納部がデータ転送受付部、データ転送調停部、データ転送実行部とともに内蔵されているので、データ転送制御装置の側で複数のデータ転送要求の調停における時間管理を行うことができる。データ転送の要求元からの転送制限時間の受け取りの処理は不要となり、負荷を軽減できる。これにより、回路面積の削減を可能にする。
(2)上記構成のデータ転送制御装置において、次のように構成することは好ましいものである。それは、さらに、分割データ転送時間監視部を備えていることである。前記分割データ転送時間監視部は、前記データ転送受付部が受け取った前記転送情報がデータ転送の分割設定を含む場合に、前記分割設定にかかわるデータ転送要求について複数のデータ転送に分割するための時間情報を監視し、適時に前記データ転送受付部に対して分割データ転送要求を行うように構成されている。
この構成による作用は次のとおりである。データ転送の要求元は、データ転送要求するデータの転送サイズが大きい場合には、必要に応じて、分割設定をデータ転送制御装置のデータ転送受付部に送信する。データ転送受付部は分割設定を受け取ると、分割データ転送時間監視部にその旨を伝える。分割設定を入力した分割データ転送時間監視部は、時間情報を監視し、分割設定の内容に従って、適時に分割データ転送要求をデータ転送受付部に与える。この分割データ転送要求は時間を隔てて複数回行われる。データ転送受付部は分割データ転送要求の入力の都度、データ転送起動要因を発生し、データ転送調停部に送る。その結果、データ転送調停部は、転送サイズの大きな転送データについて、複数にデータ分割して調停を行う。分割されたもののうち先行するデータ部分は本来の時間帯の起動順序をとってよいが、分割されたもののうち後続するデータ部分は他のデータ転送要求の転送データの後に回される。単に起動順序の入れ替えだけでは処理不能となるような、過剰に長い転送データを伴う複数のデータ転送要求の場合であっても、転送データを分割し、その上で起動順序を入れ替えることにより、処理不能に陥ることなく適正に対応することができる。すなわち、さらに効率の良いデータ転送を実現することができる。
(3)上記構成のデータ転送制御装置において、次のように構成することは好ましいものである。それは、さらに、前記データ転送が前記転送制限時間内で完了しなかったときに、当該転送ミスにかかわる転送データを一時的に保持するバッファ手段を備えた構成である。
このように構成すれば、データ転送の完了が転送制限時間内で間に合わなかった場合には、エラー処理として、当該転送ミスにかかわる転送データをバッファ手段に一時的に保持しておき、再度、転送することでエラーを回避することができる。すなわち、さらに効率の良いデータ転送を実現することができる。
上記(1)の発明によれば、データ転送処理の転送制限時間の情報を予めデータ転送制御装置の側にもつことにより、データ転送制御装置側でデータ転送処理の時間管理を行うことができるとともに、データ転送の要求元からの情報の処理を容易に行うことができる。その結果として、映像出力装置や音声出力装置などの定期的なデータ転送が必要な装置に有効である。
上記(2)の発明によれば、データ転送処理を分割することで長い転送サイズのデータ転送に対して、短い転送サイズのデータ転送を割り込ませることが可能となる。その結果として、映像、音声を繰り返し同時に出力するなどのシステムに有効である。
上記(3)の発明によれば、データ転送の完了が転送制限時間内で間に合わなかった場合、その転送ミスにかかわる転送データを再度、転送することでエラーを回避することができる。その結果として、映像出力を中断させないなどの映像出力装置に有効である。
以下、本発明にかかわるデータ転送制御装置の実施の形態を図面に基づいて詳細に説明する。ここでは、データ転送制御装置の代表例としてDMAコントローラを例示する。
(実施の形態1)
図1〜図3は本発明の実施の形態1を示す。
図1は本発明の実施の形態1のDMAコントローラを示す。DMAコントローラ1Aは、データ転送受付部3と転送制限時間情報格納部4とデータ転送調停部5とデータ転送実行部6とで構成されている。2はDMAリクエスタである。
データ転送受付部3は、予めDMAリクエスタ2からのDMA転送設定(転送サイズ、転送アドレスおよび転送モードなど)を受け付ける。転送制限時間情報格納部4の転送制限時間情報は、DMA要求に応じてデータ転送受付部3に入力される。この転送制限時間情報については、各DMAリクエスタ2から受け取るのではない。予めDMAコントローラ1Aがタイマーもしくは映像信号の垂直同期信号などの定期的なタイミング信号でもって、転送制限時間情報格納部4に保持されている転送制限時間を受け取るようになっている。
データ転送調停部5は、DMA起動要求が発生するとデータ転送受付部3に起動要求し、その起動要因(転送サイズ、転送モード、転送制限時間など)に応じてDMA起動順序を調停し、順に起動する。その結果、転送制限時間以内に実行不可能なDMA起動要求であれば、その要求元のDMAリクエスタに対して事前にエラー通知を行う。
データ転送実行部6は、データ転送調停部5からのDMA起動要求に応じて実際にDMA転送動作を行う。
データ転送調停部5におけるDMA調停処理のフローチャートを図2に示す。
ステップS1は開始である。ステップS2において、データ転送調停部5はデータ転送受付部3へ起動要求を行い、起動要因を受け取る。次いでステップS3において、転送制限時間情報格納部4からの転送制限時間情報を付加する。次いでステップS4において、DMA起動要因をデータ転送調停部5に転送し、DMAの起動要求を行う。
次いでステップS5において、複数の起動要求のすべてを調停し、データ転送実行部6を起動する。
調停方法は、各起動要因の転送制限時間から予想転送時間を差し引いた時間内にその他すべての起動要因の予想転送時間が収まり、かつその他すべての起動要因の転送制限時間以内に完了するかを判断する。
計算順は、例えばその時刻での転送制限時間と予想転送時間の差が最も大きい起動要因から順に行い、その時間に対し、その時刻での転送制限時間が最も少ない起動要因から順にその予想転送時間を埋めて行く。そのとき、転送制限時間以内に動作不可能な起動要因に対しては異常通知を行う。
この本計算方法は一例であり、他に、しらみつぶしに演算する方法もあれば、簡易的な方法もある。
次いでステップS6において、転送制限時間カウントが完了していないかをチェックし、もし制限時間通知が発生していれば、ステップS7に進んでエラー通知を行う。ステップS8は終了である。
図3(a),(b)は図1に示したDMAコントローラ1Aによる動作タイミングの一例である。
図3(a)において、t1はDMA1の起動要求REQ1が発生した時刻、t2はDMA2の起動要求REQ2が発生した時刻である。
ここで、転送制限時間情報によると、DMA1の転送制限時間TL1の終了時刻t7に比べて、DMA2の転送制限時間TL2の終了時刻t5の方が先にくる状況になっているとする。この場合、転送制限時間の終了時刻が早い方の起動要求REQ2を優先する。
ここで、図3(a)のように、DMA1を先にし、DMA2を後にすると仮定する。DMA1の予想転送時間T1とDMA2の予想転送時間T2を加えた時間の終了時刻はt6である。DMA2は時刻t6で終了する。このDMA2の終了時刻t6は、起動要求REQ2の転送制限時間TL2の終了時刻t5を超えてしまう状態となっている。
そこで、再度計算を行う。今度は、図3(b)に示すように、DMA1とDMA2の実行順を入れ替え、DMA2を先にし、DMA1を後にすると仮定する。DMA2の予想転送時間T2の終了時刻はt4′である。このDMA2の終了時刻t4′は、起動要求REQ2の転送制限時間TL2の終了時刻t5よりも前になっている。これが順序入れ替えの効果である。また、DMA1の終了時刻はt6で、図3(a)の場合と同じであるが、このDMA1の終了時刻t6も起動要求REQ1の転送制限時間TL1の終了時刻t7よりも前になっている。すなわち、DMA1とDMA2の両者ともに、予想転送時間の終了時刻がそれぞれの転送制限時間以内になる。
なお、上記説明では、REQ1,REQ2ともに転送制限時間を考慮したが、転送制限時間を有しない起動要求が含まれる場合があってもかまわない。
(実施の形態2)
図4〜図6は本発明の実施の形態2を示す。
図4は本発明の実施の形態2のDMAコントローラを示す。DMAコントローラ1Bは、データ転送受付部13と転送制限時間情報格納部4とデータ転送調停部15とデータ転送実行部6と分割DMA時間監視部7とで構成されている。12はDMAリクエスタである。本実施の形態のデータ転送受付部13、データ転送調停部15はそれぞれ、実施の形態1のデータ転送受付部3、データ転送調停部5とは構成を異にしている。また、データ転送受付部13には分割DMA時間監視部7が関連付けられている。
データ転送受付部13は、DMAリクエスタ12から分割設定を受け取り、分割設定内容を分割DMA時間監視部7に設定する。分割DMA時間監視部7は、このDMA要求を分割した要求要因に変更し、分割DMA要求要因としてデータ転送受付部13に設定する。また、この分割DMA要求が終了すると、次の分割DMA要求要因を分割DMA時間監視部7からデータ転送受付部13に設定する。
データ転送調停部15は、データ転送受付部13の起動要因(転送サイズ、転送モード、転送制限時間など)に応じてDMA起動順序を調停し、順に起動する。その結果、転送制限時間以内に実行不可能なDMA起動要求に対しては事前にエラー通知を行う。
データ転送実行部6は、データ転送調停部15からのDMA起動要求に応じて実際にDMA転送動作を行う。
データ転送調停部15におけるDMA調停処理のフローチャートを図5に示す。
ステップS11は開始である。ステップS12において、データ転送調停部15はデータ転送受付部13へ起動要求を行い、起動要因を転送する。次いでステップS13において、分割DMA設定があるかを判断し、ある場合は、ステップS14に進んで分割DMA要求を行う。
次いでステップS15において、転送制限時間情報格納部4からの転送制限時間情報を付加する。次いでステップS16において、DMA起動要因をデータ転送調停部15に転送し、DMAの起動要求を行う。
次いでステップS17において、複数の起動要求のすべてを調停し、データ転送実行部6を起動する。
調停方法、計算順については、既述のとおりである。転送制限時間以内に動作不可能な起動要因に対しては異常通知を行う。
次いでステップS18において、転送制限時間カウントが完了していないかをチェックし、もし制限時間通知が発生していれば、ステップS19に進んでエラー通知を行う。次いでステップS20において、分割DMAが終了したかを判断し、終了していない場合は、ステップS14に戻って残りの分割DMA要求を行う。ステップS21は終了である。
図6(a),(b)は図4に示したDMAコントローラ1Bによる動作タイミングの一例である。
図6(a)において、t1はDMA1の起動要求REQ1が発生した時刻、t2はDMA2の起動要求REQ2が発生した時刻である。
ここで、転送制限時間情報によると、DMA1の転送制限時間TL1の終了時刻t7に比べて、DMA2の転送制限時間TL2の終了時刻t5の方が先に終了する状況になっているとする。
そこで、再度計算を行う。すなわち、DMA1をDMA1−1とDMA1−2との2つに分割して転送することとし、図6(b)に示すように、DMA1−1、DMA2、DMA1−2の実行順にする。
前半の分割のDMA1−1の予想転送時間T1−1の終了時刻はt4′である。また、非分割のDMA2の予想転送時間T2の終了時刻はt4″である。このDMA2の終了時刻t4″は、起動要求REQ2の転送制限時間TL2の終了時刻t5よりも前になっている。これが分割の効果である。また、後半の分割のDMA1−2の終了時刻はt6で、図6(a)の場合と同じであるが、このDMA1−2の終了時刻t6も起動要求REQ1の転送制限時間TL1の終了時刻t7よりも前になっている。すなわち、DMA1とDMA2の両者ともに、予想転送時間の終了時刻がそれぞれの転送制限時間以内になる。このように分割転送とすることで、DMA転送が破綻しないようにしている。
なお、上記説明では、REQ1,REQ2ともに転送制限時間を考慮したが、転送制限時間を有しない起動要求が含まれる場合があってもかまわない。
(実施の形態3)
図7は本発明の実施の形態3のDMAコントローラを示す。
DMAコントローラ1Cは、データ転送受付部23と転送制限時間情報格納部4とデータ転送調停部25とデータ転送実行部26と分割DMA時間監視部7とデータバッファ8とで構成されている。22はDMAリクエスタである。本実施の形態のデータ転送受付部23、データ転送調停部25、データ転送実行部26はそれぞれ、実施の形態2のデータ転送受付部13、データ転送調停部15、データ転送実行部6とは構成を異にしている。また、データ転送受付部13には分割DMA時間監視部7が関連付けられている。また、データ転送実行部26にはデータバッファ8が関連付けられている。分割DMA時間監視部7は実施の形態2と同じである。
データ転送受付部23は、DMAリクエスタ22からエラー時の対処設定要因を受け取り、データ転送調停部25からデータ転送実行部26に通知する。DMA転送が転送制限時間情報格納部4の転送制限時間内に終了しない場合、データ転送実行部26はエラー設定のあるときに、前回転送したデータをデータバッファ8に保持し、データ転送用のバッファ8から前回のデータを転送するようにすることで、エラーを回避する。
本発明のデータ転送制御装置は、映像出力装置や音声出力装置などで扱われるDMAコントローラ等として有用である。
本発明の実施の形態1のDMAコントローラ(データ転送制御装置)の構成を示すブロック図 同実施の形態1のDMA起動要求調停方法の動作を示すフローチャート 同実施の形態1のDMA動作を示すタイミングチャート 本発明の実施の形態2のDMAコントローラ(データ転送制御装置)の構成を示すブロック図 同実施の形態2のDMA起動要求調停方法の動作を示すフローチャート 同実施の形態2のDMA動作を示すタイミングチャート 本発明の実施の形態3のDMAコントローラ(データ転送制御装置)の構成を示すブロック図 従来のDMAコントローラの構成を示すブロック図
符号の説明
1A,1B,1C DMAコントローラ(データ転送制御装置)
2,12,22 DMAリクエスタ
3,13,23 データ転送受付部
4 転送制限時間情報格納部
5,15,25 データ転送調停部
6,26 データ転送実行部
7 分割DMA時間監視部
8 データバッファ(バッファ手段)

Claims (3)

  1. データ転送要求の際に転送サイズ、転送アドレスなどの転送情報を受け付け、データ転送起動要求時に前記転送情報と転送制限時間からデータ転送起動要因を発生するデータ転送受付部と、
    前記データ転送受付部からの前記データ転送起動要因を受け取り、前記転送情報から予想転送時間を求め、前記予想転送時間と前記転送制限時間から複数のデータ転送要求の起動順序を調停し、前記転送制限時間以内に起動不可能なデータ転送要求に対しては事前にエラー通知を行い、前記調停した起動順序に従ってデータ転送を起動するデータ転送調停部と、
    前記データ転送調停部により起動されたデータ転送を前記起動順序に従って実行するデータ転送実行部とを備えたデータ転送制御装置であって、
    さらに、前記複数のデータ転送要求にかかわる前記転送制限時間の情報を予め格納し、前記データ転送要求の際に前記データ転送受付部に前記転送制限時間を送出する転送制限時間情報格納部を備えたことを特徴とするデータ転送制御装置。
  2. 請求項1に記載のデータ転送制御装置において、さらに、前記データ転送受付部が受け取った前記転送情報がデータ転送の分割設定を含む場合に、前記分割設定にかかわるデータ転送要求について複数のデータ転送に分割するための時間情報を監視し、適時に前記データ転送受付部に対して分割データ転送要求を行う分割データ転送時間監視部を備えたことを特徴とするデータ転送制御装置。
  3. 請求項1または請求項2に記載のデータ転送制御装置において、さらに、前記データ転送が前記転送制限時間内で完了しなかったときに、当該転送ミスにかかわる転送データを一時的に保持するバッファ手段を備えたことを特徴とするデータ転送制御装置。

JP2003318000A 2003-09-10 2003-09-10 データ転送制御装置 Pending JP2005085079A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003318000A JP2005085079A (ja) 2003-09-10 2003-09-10 データ転送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003318000A JP2005085079A (ja) 2003-09-10 2003-09-10 データ転送制御装置

Publications (1)

Publication Number Publication Date
JP2005085079A true JP2005085079A (ja) 2005-03-31

Family

ID=34417397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003318000A Pending JP2005085079A (ja) 2003-09-10 2003-09-10 データ転送制御装置

Country Status (1)

Country Link
JP (1) JP2005085079A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007003984A1 (en) * 2005-06-30 2007-01-11 Freescale Semiconductor, Inc. Device and method for arbitrating between direct memory access task requests
WO2007023975A1 (ja) * 2005-08-22 2007-03-01 Ssd Company Limited マルチプロセッサ、ダイレクトメモリアクセスコントローラ、及びシリアルデータ送受信装置
JP2007122483A (ja) * 2005-10-28 2007-05-17 Canon Inc バスマスタ装置、バス調停装置及びその制御方法
WO2007099659A1 (ja) * 2006-03-01 2007-09-07 Matsushita Electric Industrial Co., Ltd. データ転送装置及びデータ転送方法
US7769911B2 (en) 2006-03-16 2010-08-03 Fujitsu Limited Data reading method and data reading apparatus
JP2010191492A (ja) * 2009-02-16 2010-09-02 Ricoh Co Ltd データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
US7930444B2 (en) 2005-06-30 2011-04-19 Freescale Semiconductor, Inc. Device and method for controlling multiple DMA tasks
US8001430B2 (en) 2005-06-30 2011-08-16 Freescale Semiconductor, Inc. Device and method for controlling an execution of a DMA task
JP2013542520A (ja) * 2010-10-08 2013-11-21 クアルコム,インコーポレイテッド ストリームトランザクションに関連する情報に基づくストリームトランザクションのアービトレーション

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7930444B2 (en) 2005-06-30 2011-04-19 Freescale Semiconductor, Inc. Device and method for controlling multiple DMA tasks
WO2007003984A1 (en) * 2005-06-30 2007-01-11 Freescale Semiconductor, Inc. Device and method for arbitrating between direct memory access task requests
JP2009505169A (ja) * 2005-06-30 2009-02-05 フリースケール セミコンダクター インコーポレイテッド ダイレクトメモリアクセスタスク要求のアービトレーションを行うためのデバイスおよび方法
CN101218570B (zh) * 2005-06-30 2010-05-26 飞思卡尔半导体公司 在直接存储器存取任务请求之间进行仲裁的装置和方法
US8572296B2 (en) 2005-06-30 2013-10-29 Freescale Semiconductor, Inc. Device and method for arbitrating between direct memory access task requests
US8001430B2 (en) 2005-06-30 2011-08-16 Freescale Semiconductor, Inc. Device and method for controlling an execution of a DMA task
WO2007023975A1 (ja) * 2005-08-22 2007-03-01 Ssd Company Limited マルチプロセッサ、ダイレクトメモリアクセスコントローラ、及びシリアルデータ送受信装置
JP2007122483A (ja) * 2005-10-28 2007-05-17 Canon Inc バスマスタ装置、バス調停装置及びその制御方法
WO2007099659A1 (ja) * 2006-03-01 2007-09-07 Matsushita Electric Industrial Co., Ltd. データ転送装置及びデータ転送方法
US7861012B2 (en) 2006-03-01 2010-12-28 Panasonic Corporation Data transmitting device and data transmitting method
US7769911B2 (en) 2006-03-16 2010-08-03 Fujitsu Limited Data reading method and data reading apparatus
JP2010191492A (ja) * 2009-02-16 2010-09-02 Ricoh Co Ltd データ転送制御装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
JP2013542520A (ja) * 2010-10-08 2013-11-21 クアルコム,インコーポレイテッド ストリームトランザクションに関連する情報に基づくストリームトランザクションのアービトレーション

Similar Documents

Publication Publication Date Title
JP5829890B2 (ja) 半導体データ処理装置、タイムトリガ通信システム及び通信システム
JP2006195823A (ja) Dma装置
JP2012064021A (ja) 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
JP2007207026A (ja) Dma転送装置
JP2005085079A (ja) データ転送制御装置
JP2006293927A (ja) ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi
JP2008282314A (ja) シミュレータ、シミュレーション方法
JP5718305B2 (ja) 画像形成装置
JP2006313479A (ja) 半導体集積回路装置及びデータ転送方法
JP4112813B2 (ja) バスシステム及びそのコマンドの伝達方法
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JP6430710B2 (ja) データ転送制御装置及びデータ転送の制御方法
JP2020191520A (ja) 撮像装置及び撮像装置の制御方法
JP2007052685A (ja) マイクロコントローラ
JP2007214981A (ja) データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法
JP2006139766A (ja) 情報処理装置
JP2007219925A (ja) バス制御装置、バス制御プログラム及び記録媒体
JP7226084B2 (ja) 情報処理装置
JP2008165463A (ja) バス制御装置
JP7292044B2 (ja) 制御装置および制御方法
JP2006059303A (ja) コンピュータシステム
JP2005242929A (ja) 共有メモリのアクセス方法及びデータ処理装置
JP2007249597A (ja) データ転送制御装置
JP2016085553A (ja) 画像処理装置、画像処理方法、及びプログラム
JP2005107771A (ja) 高スループットデータ転送システム