JPS636645A - 二次元メモリアドレスアサイン方式 - Google Patents
二次元メモリアドレスアサイン方式Info
- Publication number
- JPS636645A JPS636645A JP14972986A JP14972986A JPS636645A JP S636645 A JPS636645 A JP S636645A JP 14972986 A JP14972986 A JP 14972986A JP 14972986 A JP14972986 A JP 14972986A JP S636645 A JPS636645 A JP S636645A
- Authority
- JP
- Japan
- Prior art keywords
- address
- dimensional memory
- real
- memory
- memory address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、二次元メモリのアドレッシングのための二
次元メモリアドレスアサイン方式に関するものである。
次元メモリアドレスアサイン方式に関するものである。
従来、この種の二次元メモリアドレスアサイン方式は、
画像処理などにおいて二次元メモリのあるアドレスをア
クセスするとき、実アドレスを算出してアクセスを行な
うものであった。
画像処理などにおいて二次元メモリのあるアドレスをア
クセスするとき、実アドレスを算出してアクセスを行な
うものであった。
上述した従来の二次元メモリアドレスアサイン方式は実
アドレスでアクセスしなければならないため、直接の処
理と無関係なアドレス計算を行なわなければならず、プ
ログラム量が増加し、処理時間も余分にかかるなどの問
題点がある。
アドレスでアクセスしなければならないため、直接の処
理と無関係なアドレス計算を行なわなければならず、プ
ログラム量が増加し、処理時間も余分にかかるなどの問
題点がある。
この発明に係る二次元メモリアドレスアサイン方式は、
座標唾で与えられたアドレスヲ実アドレスに変換するア
ドレス変換回路を設け、座標唾で二次元メモリをアクセ
スできるようにしたものである。
座標唾で与えられたアドレスヲ実アドレスに変換するア
ドレス変換回路を設け、座標唾で二次元メモリをアクセ
スできるようにしたものである。
この発明は、二次元メモリへのデータの書込みおよび読
出しの処理時間を短縮することができる。
出しの処理時間を短縮することができる。
第１図はこの発明に係る二次元メモリアドレスアサイン
方式の一実施例を示すブロック図である。
方式の一実施例を示すブロック図である。
同図において、１は座標＠（ｘ、ｙ）が入力する入力線
、２はこの入力線１から入力した座標匝（ｘ、ｙ）から
実アドレスｔＸ出して出力するアドレス変換回路、３は
この実アドレスによってアクセスされデータ線４ヘデー
タの入出力が行なわれる二次元メモリである。
、２はこの入力線１から入力した座標匝（ｘ、ｙ）から
実アドレスｔＸ出して出力するアドレス変換回路、３は
この実アドレスによってアクセスされデータ線４ヘデー
タの入出力が行なわれる二次元メモリである。
なお、第２図はメモリ配列およびアドレス変換を示した
例であり、Ｘ方向の座標の最大値をＸとする。
例であり、Ｘ方向の座標の最大値をＸとする。
次に、上記構底による二次元メモリアドレスアサイン方
式の動作について第２図に示すメモリ配列およびアドレ
ス変換を示す概念図を参照して説明する。まず、座ｆＪ
ｉ ［（ｘｓ ｙ ）が入力線１を介してアドレス変換
回路２に入力すると、第２図に示すように、ｘ＋Ｘ−ｙ
で示す実アドレスに変換される。したがって、二次元メ
モリ３はこの実アドレスを受けてそのアドレスに対応し
たデータの入出力を行なうことができる。
式の動作について第２図に示すメモリ配列およびアドレ
ス変換を示す概念図を参照して説明する。まず、座ｆＪ
ｉ ［（ｘｓ ｙ ）が入力線１を介してアドレス変換
回路２に入力すると、第２図に示すように、ｘ＋Ｘ−ｙ
で示す実アドレスに変換される。したがって、二次元メ
モリ３はこの実アドレスを受けてそのアドレスに対応し
たデータの入出力を行なうことができる。
以上詳細に説明したように、この発明に係る二次元メモ
リアドレスアサイン方式によれば、メモリにデータを入
出力するときの実アドレスへの変換処理およびその処理
時間を削減することをできるなどの効果がある。
リアドレスアサイン方式によれば、メモリにデータを入
出力するときの実アドレスへの変換処理およびその処理
時間を削減することをできるなどの効果がある。
第１図はこの発明に係る二次元メモリアドレスアサイン
方式の一実胞例を示すブロック図、第２図はメモリ配列
およびアドレス変換を示す図である。 １・・・・入力線、２・・・・アドレス変換回路、３・
・・・二次元メモリ、４−・Φ・データ線。
方式の一実胞例を示すブロック図、第２図はメモリ配列
およびアドレス変換を示す図である。 １・・・・入力線、２・・・・アドレス変換回路、３・
・・・二次元メモリ、４−・Φ・データ線。
Claims (1)
- 座標値で与えられたアドレスを実アドレスに変換するア
ドレス変換回路を設け、メモリ上のあるアドレスを座標
値でアクセスすることを特徴とする二次元メモリアドレ
スアサイン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14972986A JPS636645A (ja) | 1986-06-27 | 1986-06-27 | 二次元メモリアドレスアサイン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14972986A JPS636645A (ja) | 1986-06-27 | 1986-06-27 | 二次元メモリアドレスアサイン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS636645A true JPS636645A (ja) | 1988-01-12 |
Family
ID=15481536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14972986A Pending JPS636645A (ja) | 1986-06-27 | 1986-06-27 | 二次元メモリアドレスアサイン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS636645A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581262A (ja) * | 1981-06-27 | 1983-01-06 | Fujitsu Ltd | メモリアドレス制御方式 |
| JPS60181783A (ja) * | 1984-02-29 | 1985-09-17 | 株式会社東芝 | 画像情報記憶装置 |
| JPS61137189A (ja) * | 1984-12-07 | 1986-06-24 | 大日本スクリ−ン製造株式会社 | 画像メモリ装置 |
-
1986
- 1986-06-27 JP JP14972986A patent/JPS636645A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS581262A (ja) * | 1981-06-27 | 1983-01-06 | Fujitsu Ltd | メモリアドレス制御方式 |
| JPS60181783A (ja) * | 1984-02-29 | 1985-09-17 | 株式会社東芝 | 画像情報記憶装置 |
| JPS61137189A (ja) * | 1984-12-07 | 1986-06-24 | 大日本スクリ−ン製造株式会社 | 画像メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247786A (ja) | 近傍画像処理専用メモリ | |
| US4943937A (en) | Apparatus for processing images having desired gray levels including a three-dimensional frame memory | |
| JPS636645A (ja) | 二次元メモリアドレスアサイン方式 | |
| JP2573395B2 (ja) | デュアルポートメモリ装置 | |
| GB2228813A (en) | Data array conversion | |
| JPH0229834A (ja) | 画像処理装置 | |
| JPH01222383A (ja) | ３次元論理フィルタリング回路 | |
| JP2610817B2 (ja) | アドレス生成装置 | |
| JPS63157274A (ja) | 図形デ−タ交換方式 | |
| CA1227884A (en) | Memory array | |
| JPH04143846A (ja) | インターフェイス変換回路 | |
| JPS6367604A (ja) | プロセス信号の変換装置 | |
| JPH02108150A (ja) | コンピュータの並列分散処理装置 | |
| JP2938107B2 (ja) | パターン認識装置 | |
| JPH0221012B2 (ja) | ||
| JPS6347889A (ja) | 画像認識方式 | |
| JPH01131969A (ja) | 画像処理装置 | |
| JPS61248103A (ja) | 非線型補償用制御回路 | |
| JPH03270529A (ja) | 総合ディジタル通信サービス網でのマルチホストシステム | |
| JPH04344968A (ja) | マルチプロセッサにおける高速同報通信方式 | |
| JPH0315954A (ja) | 二次元情報メモリのアクセス方式 | |
| JPS63159934A (ja) | マイクロコ−ド発生回路 | |
| JPS6354641A (ja) | 画像処理用メモリ装置 | |
| JPS63163560A (ja) | 情報処理装置 | |
| JPH06251133A (ja) | 画像データアクセス装置 |