JPS6357813B2 - - Google Patents
Info
- Publication number
- JPS6357813B2 JPS6357813B2 JP874781A JP874781A JPS6357813B2 JP S6357813 B2 JPS6357813 B2 JP S6357813B2 JP 874781 A JP874781 A JP 874781A JP 874781 A JP874781 A JP 874781A JP S6357813 B2 JPS6357813 B2 JP S6357813B2
- Authority
- JP
- Japan
- Prior art keywords
- file
- diskette
- circuit
- file name
- fdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Description
【発明の詳細な説明】
この発明はフアイルオープン中にFDD（フロツ
ピデスク装置）に装着されているデイスケツトが
誤つて入替えられた場合にエラーを検出すること
ができるデイスケツト照合方式に関する。
ピデスク装置）に装着されているデイスケツトが
誤つて入替えられた場合にエラーを検出すること
ができるデイスケツト照合方式に関する。
従来、FDDにデイスケツトが装着されている
場合において、各デイスケツト別に設けられたフ
アイル名の照合はフアイルオープン時にのみ行な
われていた。このため、１度フアイルがオープン
されている間にFDDのドアを開いて別のデイス
ケツトを装着した場合にはそのデイスケツトのフ
アイル名は照合されないため、デイスケツトが誤
つて入替えられた場合には不当なデータを読出し
あるいは書込みしてデータフアイルを破壊してし
まうという欠点があつた。このように、FDDの
デイスケツトの入替えはフアイルオープン中でも
容易に出来るため、この様な事態は非常に多い。
場合において、各デイスケツト別に設けられたフ
アイル名の照合はフアイルオープン時にのみ行な
われていた。このため、１度フアイルがオープン
されている間にFDDのドアを開いて別のデイス
ケツトを装着した場合にはそのデイスケツトのフ
アイル名は照合されないため、デイスケツトが誤
つて入替えられた場合には不当なデータを読出し
あるいは書込みしてデータフアイルを破壊してし
まうという欠点があつた。このように、FDDの
デイスケツトの入替えはフアイルオープン中でも
容易に出来るため、この様な事態は非常に多い。
この発明は上記の点に鑑みてなされたもので、
その目的はFDDに装着されているデイスケツト
内のフアイルがオープンされている場合におい
て、他のデイスケツトと入替えられた場合にはフ
アイル名の照合を行ない不当なデイスケツトであ
れば、エラーとして使用者に知らせるデイスケツ
ト照合方式を提供することにある。
その目的はFDDに装着されているデイスケツト
内のフアイルがオープンされている場合におい
て、他のデイスケツトと入替えられた場合にはフ
アイル名の照合を行ない不当なデイスケツトであ
れば、エラーとして使用者に知らせるデイスケツ
ト照合方式を提供することにある。
以下、図面を参照してこの発明の一実施例を説
明する。第１図において、１１はインターフエス
回路である。このインターフエス回路１１は
CPU（中央処理装置）（図示せず）と後述する
FDC（フロツピイデスクコントローラ）１２との
データの授受を中継するものて、インターフエス
回路１１とFDC１２との間には読出し／書込み
信号Ｒ／WT及び転送データの授受が行なわれる
双方向性データバスが接続されている。また、上
記インターフエス回路１１とFDC１２間にはア
ドレスバスABが接続されている。このFDC１２
はFDD１３へのデータの書込み及び読出しを制
御するもので、FDC１２とFDD１３間には読出
し／書込み信号Ｒ／WT及び転送データの授受が
行なわれる双方向性データバスが接続されてい
る。また、上記FDC１２とFDD１３間にはアド
レスバスABが接続されている。なお、このFDD
１３にはデイスケツト１４が着脱可能である。さ
らに、上記FDC１２からデータバスがアンド回
路１５に接続される。また、このアンド回路１５
はフアイルオープン時第２図に示すようBOEを
検出したときハイレベルになる信号が入力され
る。さらに、上記アンド回路１５の出力はフアイ
ル名及び当該フアイル名の格納アドレスを示すフ
アイル属性が一時記憶されるレジスタ１６に入力
される。このレジスタ１６の上位桁に記憶される
フアイル名はアンド回路１７に入力される。とこ
ろで、１８はFDD１３のドアが開放されたとき
にハイレベル信号を出力するドアオープンデイテ
クタDODである。このDOD１８から出力される
信号は遅延回路１９を介して上記アンド回路１７
に入力される。そして、このアンド回路１７の出
力は比較器２０のＡ端子に入力される。また、レ
ジスタ１６の下位桁に記憶されるフアイル属性は
アンド回路２１に入力される。このアンド回路２
１には前記DOD１８からの信号が入力される。
そして、このアンド回路２１から出力されるフア
イル名の格納アドレスはアドレスバスを介して前
記FDC１２に送出される。さらに、FDC１２か
らは前記比較器２０のＢ端子にデータバスが接続
される。つまり、前記レジスタ１６の下位桁に記
憶されるフアイル属性で示されるフアイル名格納
アドレスで指定されたフアイル名が比較器２０の
Ｂ端子に入力される。そして、比較器２０はＡ及
びＢ端子から入力されるフアイル名を比較するも
ので、両者が不一致の場合にはERROR信号を前
記インターフエス回路１１に出力する。
明する。第１図において、１１はインターフエス
回路である。このインターフエス回路１１は
CPU（中央処理装置）（図示せず）と後述する
FDC（フロツピイデスクコントローラ）１２との
データの授受を中継するものて、インターフエス
回路１１とFDC１２との間には読出し／書込み
信号Ｒ／WT及び転送データの授受が行なわれる
双方向性データバスが接続されている。また、上
記インターフエス回路１１とFDC１２間にはア
ドレスバスABが接続されている。このFDC１２
はFDD１３へのデータの書込み及び読出しを制
御するもので、FDC１２とFDD１３間には読出
し／書込み信号Ｒ／WT及び転送データの授受が
行なわれる双方向性データバスが接続されてい
る。また、上記FDC１２とFDD１３間にはアド
レスバスABが接続されている。なお、このFDD
１３にはデイスケツト１４が着脱可能である。さ
らに、上記FDC１２からデータバスがアンド回
路１５に接続される。また、このアンド回路１５
はフアイルオープン時第２図に示すようBOEを
検出したときハイレベルになる信号が入力され
る。さらに、上記アンド回路１５の出力はフアイ
ル名及び当該フアイル名の格納アドレスを示すフ
アイル属性が一時記憶されるレジスタ１６に入力
される。このレジスタ１６の上位桁に記憶される
フアイル名はアンド回路１７に入力される。とこ
ろで、１８はFDD１３のドアが開放されたとき
にハイレベル信号を出力するドアオープンデイテ
クタDODである。このDOD１８から出力される
信号は遅延回路１９を介して上記アンド回路１７
に入力される。そして、このアンド回路１７の出
力は比較器２０のＡ端子に入力される。また、レ
ジスタ１６の下位桁に記憶されるフアイル属性は
アンド回路２１に入力される。このアンド回路２
１には前記DOD１８からの信号が入力される。
そして、このアンド回路２１から出力されるフア
イル名の格納アドレスはアドレスバスを介して前
記FDC１２に送出される。さらに、FDC１２か
らは前記比較器２０のＢ端子にデータバスが接続
される。つまり、前記レジスタ１６の下位桁に記
憶されるフアイル属性で示されるフアイル名格納
アドレスで指定されたフアイル名が比較器２０の
Ｂ端子に入力される。そして、比較器２０はＡ及
びＢ端子から入力されるフアイル名を比較するも
ので、両者が不一致の場合にはERROR信号を前
記インターフエス回路１１に出力する。
次に、上記のように構成されたこの発明の動作
を説明する。まず、複数のフアイル名記憶されて
いるデイスケツト１４がFDD１３に装着され、
CPU、（図示せず）制御下で実行されているジヨ
ブより上記デイスケツト１４内のフアイルがオー
プンされるとOPEN信号がアンド回路１５に入力
され、そのゲートが開く。この結果、FDC１２
により今オープンされたフアイルのフアイル名及
びフアイル属性（当該フアイル名の格納アドレス
例えば格納トラツク番号およびセクター番号）が
デイスケツト１４より読み出されレジスタ１６の
上位桁にフアイル名が、レジスタ１６の下位桁に
フアイル属性がそれぞれ記憶される。ところで、
上記ジヨブにより指定されたフアイルがオープン
され、第２図に示すように当該フアイル内の
BOEとEOE間のデータが上記ジヨブによりアク
セスされ、アクセス終了後にFDD１３のドアが
開放され（Δ印で示す）て、デイスケツト１４が
入替えられた場合には、DOD１８からハイレベ
ル信号が遅延回路１９及びアンド回路２１にそれ
ぞれ出力される。この結果、レジスタ１６の下位
桁に記憶されているフアイル属性（フアイル名格
納アドレス）がFDC１２に送出される。そして、
このFDC１２により入替えられたデイスケツト
１４のアドレス（上記フアイル属性に基づく）が
指定され、当該アドレスに記憶されているフアイ
ル名が読み出され比較器２０のＢ端子に入力され
る。また、上記遅延回路１９によりタイミングが
遅れてアンド回路１７にハイレベル信号が入力さ
れる。この結果、レジスタ１６の上位桁に記憶さ
れているフアイル名（つまり、入替えられる前の
デイスケツト１４のフアイル名）が比較器２０の
Ａ端子に入力される。そして、この比較器２０に
より両フアイル名が比較され、フアイル名が不一
致した場合にはERROR信号がインターフエス回
路１１を介してCPU（図示せず）に送られる。以
下、CPUにより使用者に入替えたデイスケツト
が誤つていたことが知らされる。
を説明する。まず、複数のフアイル名記憶されて
いるデイスケツト１４がFDD１３に装着され、
CPU、（図示せず）制御下で実行されているジヨ
ブより上記デイスケツト１４内のフアイルがオー
プンされるとOPEN信号がアンド回路１５に入力
され、そのゲートが開く。この結果、FDC１２
により今オープンされたフアイルのフアイル名及
びフアイル属性（当該フアイル名の格納アドレス
例えば格納トラツク番号およびセクター番号）が
デイスケツト１４より読み出されレジスタ１６の
上位桁にフアイル名が、レジスタ１６の下位桁に
フアイル属性がそれぞれ記憶される。ところで、
上記ジヨブにより指定されたフアイルがオープン
され、第２図に示すように当該フアイル内の
BOEとEOE間のデータが上記ジヨブによりアク
セスされ、アクセス終了後にFDD１３のドアが
開放され（Δ印で示す）て、デイスケツト１４が
入替えられた場合には、DOD１８からハイレベ
ル信号が遅延回路１９及びアンド回路２１にそれ
ぞれ出力される。この結果、レジスタ１６の下位
桁に記憶されているフアイル属性（フアイル名格
納アドレス）がFDC１２に送出される。そして、
このFDC１２により入替えられたデイスケツト
１４のアドレス（上記フアイル属性に基づく）が
指定され、当該アドレスに記憶されているフアイ
ル名が読み出され比較器２０のＢ端子に入力され
る。また、上記遅延回路１９によりタイミングが
遅れてアンド回路１７にハイレベル信号が入力さ
れる。この結果、レジスタ１６の上位桁に記憶さ
れているフアイル名（つまり、入替えられる前の
デイスケツト１４のフアイル名）が比較器２０の
Ａ端子に入力される。そして、この比較器２０に
より両フアイル名が比較され、フアイル名が不一
致した場合にはERROR信号がインターフエス回
路１１を介してCPU（図示せず）に送られる。以
下、CPUにより使用者に入替えたデイスケツト
が誤つていたことが知らされる。
以上詳述したようにこの発明によれば、FDD
に装着されているデイスケツト内のフアイルがオ
ープンされている場合においてデイスケツトが他
のデイスケツトと入替えられた場合にはフアイル
名の照合を行ない不当なデイスケツトであればエ
ラーとして使用者に知らせるようにしたので、不
当なデータをREADあるいはWRITEしてデータ
を破壊することが防止できる。
に装着されているデイスケツト内のフアイルがオ
ープンされている場合においてデイスケツトが他
のデイスケツトと入替えられた場合にはフアイル
名の照合を行ない不当なデイスケツトであればエ
ラーとして使用者に知らせるようにしたので、不
当なデータをREADあるいはWRITEしてデータ
を破壊することが防止できる。
図面はこの発明の一実施例を示すもので、第１
図は要部を示すブロツク図、第２図はオープン中
を示す図、第３図はフアイルのフオーマツトを示
す図である。 １２…FDC、１３…FDD、１４…デイスケツ
ト、１６…レジスタ、１８…ドアオープンデイテ
クタ、２０…比較器。
図は要部を示すブロツク図、第２図はオープン中
を示す図、第３図はフアイルのフオーマツトを示
す図である。 １２…FDC、１３…FDD、１４…デイスケツ
ト、１６…レジスタ、１８…ドアオープンデイテ
クタ、２０…比較器。
Claims (1)
- １ フアイルオープン時に当該フアイル名及びフ
アイル属性を一時記憶し、フアイルオープン期間
中にデイスク装置のデイスケツトが入替えられた
場合に入替えられる前のデイスケツトのフアイル
名と入替えられた後のデイスケツトのフアイル名
を比較して、デイスケツトエラーを検出するよう
にしたことを特徴とするデイスケツト照合方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP874781A JPS57123464A (en) | 1981-01-23 | 1981-01-23 | Disket collating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP874781A JPS57123464A (en) | 1981-01-23 | 1981-01-23 | Disket collating system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57123464A JPS57123464A (en) | 1982-07-31 |
| JPS6357813B2 true JPS6357813B2 (ja) | 1988-11-14 |
Family
ID=11701521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP874781A Granted JPS57123464A (en) | 1981-01-23 | 1981-01-23 | Disket collating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57123464A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59116961A (ja) * | 1982-12-22 | 1984-07-06 | Hitachi Ltd | 電子計算機システム |
| US4709367A (en) * | 1986-03-31 | 1987-11-24 | International Business Machines Corporation | Method and apparatus for distinguishing between diskettes in a diskette drive |
| JPH02161652A (ja) * | 1988-12-13 | 1990-06-21 | Nec Corp | フロッピィディスク制御方式 |
-
1981
- 1981-01-23 JP JP874781A patent/JPS57123464A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57123464A (en) | 1982-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792869A (en) | Electronic apparatus for proper handling of interchangeable memory | |
| GB2170026A (en) | Recording medium read/write control system | |
| JPS6357813B2 (ja) | ||
| JPS60113361A (ja) | 磁気デイスクフオ−マツト識別方式 | |
| JPS6217299B2 (ja) | ||
| JPH0750452B2 (ja) | バストレース機構 | |
| JPH0782708B2 (ja) | データの追加書込み方法 | |
| JPH0410096B2 (ja) | ||
| JP2570995B2 (ja) | ディスク制御装置 | |
| KR840001726A (ko) | 키이기억에러 처리시스템 | |
| JP2671298B2 (ja) | ファイル管理方法 | |
| JPS5834578Y2 (ja) | デ−タ書込み装置 | |
| US7409598B2 (en) | Information storage system | |
| JPS5816212B2 (ja) | エラ−リトライ制御方式 | |
| JP2544854B2 (ja) | 可搬記憶媒体正当性チェック処理方式 | |
| JPS59180577U (ja) | 時間軸補正装置 | |
| JPH0329824Y2 (ja) | ||
| JPS6112145U (ja) | プログラムテスト装置 | |
| JPS63821B2 (ja) | ||
| JPS605984B2 (ja) | 入出力制御装置 | |
| JPS6116648U (ja) | マイクロプログラム制御式情報処理装置 | |
| JPH02123631U (ja) | ||
| JPS59177012U (ja) | 情報信号再生装置 | |
| JPS6180564A (ja) | 交替トラツク書込み制御回路 | |
| JPS60187959U (ja) | 外部記憶装置の制御装置 |