JPS6112145U - プログラムテスト装置 - Google Patents
プログラムテスト装置Info
- Publication number
- JPS6112145U JPS6112145U JP9711484U JP9711484U JPS6112145U JP S6112145 U JPS6112145 U JP S6112145U JP 9711484 U JP9711484 U JP 9711484U JP 9711484 U JP9711484 U JP 9711484U JP S6112145 U JPS6112145 U JP S6112145U
- Authority
- JP
- Japan
- Prior art keywords
- contents
- circuit
- computer
- memory
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図は、.本考案にかかるプログラムテスト装置の一実施
例を示すブロック図であり、図中、1は計算機、2は計
算機内のプログラムカウンタ、3at3b,・・・3n
は計算機内のデータレジ戊タ、4は計算機内のアドレス
レジスタ、5はアドレス設定回路、6は比較データ範囲
設定回路、7は第1のレジスタ回路、8は第2のレジス
タ回路、9は比較回路、10は表示回路、1 i a,
1 1 bq・・・llnはレジスタ、1 2aw
1 2bはレジスタ、13は記録回路、14は制御
体号である。
例を示すブロック図であり、図中、1は計算機、2は計
算機内のプログラムカウンタ、3at3b,・・・3n
は計算機内のデータレジ戊タ、4は計算機内のアドレス
レジスタ、5はアドレス設定回路、6は比較データ範囲
設定回路、7は第1のレジスタ回路、8は第2のレジス
タ回路、9は比較回路、10は表示回路、1 i a,
1 1 bq・・・llnはレジスタ、1 2aw
1 2bはレジスタ、13は記録回路、14は制御
体号である。
Claims (1)
- 計算機内のメモリ内の内容を取り出すべくアドレスを設
定するためのアドレス設定回路と、前記アドレス設定回
路で設定した計算機内のメモ刃の内容及び計算機内のプ
ログラムカウンタをメモリへの書込み命令毎に読取りそ
の内容を格納する手段と、上記メモリから読取った内容
をチェックするための許容上限値及び許容下限値を設定
する比較データ範囲設定回路と、読取ったメモリの内容
が前記設定による許容上限値及び許容下限値の範囲を満
足するか否かを比較する比較回路と、上記の範囲を満足
しなかったときのデータを記録する記録回路とを備えた
ことを特徴とするプログラムテスト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9711484U JPS6112145U (ja) | 1984-06-28 | 1984-06-28 | プログラムテスト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9711484U JPS6112145U (ja) | 1984-06-28 | 1984-06-28 | プログラムテスト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6112145U true JPS6112145U (ja) | 1986-01-24 |
Family
ID=30656641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9711484U Pending JPS6112145U (ja) | 1984-06-28 | 1984-06-28 | プログラムテスト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6112145U (ja) |
-
1984
- 1984-06-28 JP JP9711484U patent/JPS6112145U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6112145U (ja) | プログラムテスト装置 | |
JPS6112144U (ja) | プログラムテスト装置 | |
JPS60106195U (ja) | 電子式圧力測定装置 | |
JPS5894197U (ja) | 情報書込み器 | |
JPS63115251A (ja) | デイスクキヤツシユ制御装置 | |
JPS5846160U (ja) | 磁気デイスク検査装置 | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS6133146U (ja) | デ−タ収集及び検索装置 | |
JPS5856399U (ja) | バツクアツプ記憶装置 | |
JPS59180300U (ja) | メモリ試験装置 | |
JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
JPS59130146U (ja) | メモリ装置 | |
JPS5983855U (ja) | エレベ−タ制御装置の出力装置 | |
JPS6057841U (ja) | 磁気ディスク装置の書き込み制御回路 | |
JPS60144148U (ja) | 記憶装置 | |
JPS617000U (ja) | メモリ内蔵型lsi | |
JPS59194199U (ja) | 磁気バブル記憶装置 | |
JPS5933194U (ja) | 磁気テ−プ装置 | |
JPS5956618U (ja) | 磁気デイスク装置 | |
JPS59178754U (ja) | デ−タ処理装置 | |
JPS58118599U (ja) | 記憶装置 | |
JPH0272500U (ja) | ||
JPS59153608U (ja) | 磁気記憶装置のリ−ドライト回路 | |
JPS58164042U (ja) | フロツピ−デイスク装置 | |
JPS58155616U (ja) | デ−タ記憶装置 |