JPS6112144U - プログラムテスト装置 - Google Patents
プログラムテスト装置Info
- Publication number
- JPS6112144U JPS6112144U JP9711384U JP9711384U JPS6112144U JP S6112144 U JPS6112144 U JP S6112144U JP 9711384 U JP9711384 U JP 9711384U JP 9711384 U JP9711384 U JP 9711384U JP S6112144 U JPS6112144 U JP S6112144U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- contents
- setting circuit
- limit values
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図は、本考案にかかるプログラムテスト装置の一実施例
を示すブ冶ツク図であり、図中、1は計算機、2は計算
機内のプログラムヵウンタ、3a,3b,・・・3nは
計算機内のデータレジスタ、4は計算機内のアドレスレ
ジスタ、5はアドレス設定回路、6は比較データ範囲設
定回路、7は第1のレジスタ回路、8は第2のレジスタ
回路、9は比較回路、10は表示回路、lla,llb
q”・11nはレジスタ、1 2a, 1 2b,
・・・1 2nはレジスタ、13a,13b,・・・1
3nはレジスタ、14は制御信号である。
を示すブ冶ツク図であり、図中、1は計算機、2は計算
機内のプログラムヵウンタ、3a,3b,・・・3nは
計算機内のデータレジスタ、4は計算機内のアドレスレ
ジスタ、5はアドレス設定回路、6は比較データ範囲設
定回路、7は第1のレジスタ回路、8は第2のレジスタ
回路、9は比較回路、10は表示回路、lla,llb
q”・11nはレジスタ、1 2a, 1 2b,
・・・1 2nはレジスタ、13a,13b,・・・1
3nはレジスタ、14は制御信号である。
Claims (1)
- 計算機内のメモリ内の内容を取り出すべくアドレスを設
定するためのアドレス設定回路と、前記アドレス設定回
路で設定した計算機内のメモリの内容及び計算機内のプ
ログラムカウンタをメモリへの書込み命令毎に読取りそ
の内容を格納する手段と、上記メモリから読取った内容
をチェックするための何組かの許容上限値及び許容下限
値を設定する比較データ範囲設定回路と、読取ったメモ
リの内容が前記設定による何組かの許容上限値及び許容
下限値の範囲を満足するかを比較する比較回路とを備え
たことを特徴とプログラムテスト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9711384U JPS6112144U (ja) | 1984-06-28 | 1984-06-28 | プログラムテスト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9711384U JPS6112144U (ja) | 1984-06-28 | 1984-06-28 | プログラムテスト装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6112144U true JPS6112144U (ja) | 1986-01-24 |
Family
ID=30656640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9711384U Pending JPS6112144U (ja) | 1984-06-28 | 1984-06-28 | プログラムテスト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6112144U (ja) |
-
1984
- 1984-06-28 JP JP9711384U patent/JPS6112144U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6112144U (ja) | プログラムテスト装置 | |
JPS6112145U (ja) | プログラムテスト装置 | |
JPS61143251U (ja) | ||
JPS59101100A (ja) | 記憶装置の試験方式 | |
JPS59180300U (ja) | メモリ試験装置 | |
JPS60106195U (ja) | 電子式圧力測定装置 | |
JPS59130146U (ja) | メモリ装置 | |
JPS617000U (ja) | メモリ内蔵型lsi | |
JPS5894197U (ja) | 情報書込み器 | |
JPS6044298U (ja) | メモリ書込み回路 | |
JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
JPS5851333U (ja) | プログラム処理装置 | |
JPS60144148U (ja) | 記憶装置 | |
JPS5846160U (ja) | 磁気デイスク検査装置 | |
JPS6016240U (ja) | アドレス変換装置 | |
JPS58118599U (ja) | 記憶装置 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS59176976U (ja) | Ic試験装置 | |
JPS6137538U (ja) | マイクロプログラム制御装置 | |
JPS59194199U (ja) | 磁気バブル記憶装置 | |
JPS6274290U (ja) | ||
JPS6034644U (ja) | 電子装置 | |
JPS60123051U (ja) | 共有メモリの制御装置 | |
JPS59226954A (ja) | メモリ・アクセス種別記録装置 | |
JPS58108553U (ja) | プログラムチエツカ |