JPS6352236A - デ−タ変換処理方式 - Google Patents

デ−タ変換処理方式

Info

Publication number
JPS6352236A
JPS6352236A JP19643586A JP19643586A JPS6352236A JP S6352236 A JPS6352236 A JP S6352236A JP 19643586 A JP19643586 A JP 19643586A JP 19643586 A JP19643586 A JP 19643586A JP S6352236 A JPS6352236 A JP S6352236A
Authority
JP
Japan
Prior art keywords
register
type data
data
zone
zone type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19643586A
Other languages
English (en)
Inventor
Ikufumi Yamada
山田 郁文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP19643586A priority Critical patent/JPS6352236A/ja
Publication of JPS6352236A publication Critical patent/JPS6352236A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ変換処理方式に関し、特にゾーン型デー
タをバック型データに変換するデータ変換処理方式に関
する。
従来技術 データ処理装置においては、ゾーン型データをバック型
データに変換する処理が行われるが、この変換処理は、
ゾーン型データの10進演諒制御の′m雑性を除去すべ
くデータ部をまとめて演nする必要があることや、ゾー
ン部を除くことにより主記憶部の有効利用を図る必要が
あることなど、の理由により行われている。
例えば、8ビツトで10進数を示すゾーン型データを4
ビツトで10進数を示すバック型データに変換する場合
、第2図に示す如く変換処理が行われる。図において、
レジスタ1に格納されている4桁の8ビツトゾーン型デ
ータ(8ビツト×4=32ビツト)の各桁は上位4ビツ
トのゾーン部71〜Z4と下位4ビツトのデータ部D1
〜D4とからなっている。これ等ゾーン型データはレジ
スタ2に示す如く4桁のバック型データに変換されて格
納される。
すなわち、ゾーン型データの各桁のゾーン部21〜z4
をレジスタ2の左端から順次詰める様に配置し、各桁の
データ部D 〜D1をレジスタ2の右端から順次詰める
様に配置したデータ構成に変換して格納される。
かかるデータ変換処理方法の従来例を第3図のブロック
を用いて説明する。レジスターはゾーン型データを格納
する32ビツトのレジスタであり、レジスタ2はパック
型データを格納する32ビツトのレジスタである。レジ
スター及び2の各32ビツト出力は2人力/1出力セレ
クタ3の2人力となり、このセレクタ4の選択出力は6
4ビツトのバレルシフタ4のB個入力へ供給されている
このバレルシフタ4は制御部5からのυ1120信号5
01により32ビツトまでのシフトあるいはローテート
が可能なシフタである。レジスターの32ビツト出力は
バレルシフタ4のA個入力へ供給されている。データの
処理数をカウント制御するカウンタ6が設けられており
、制御部5のυ制御により一1だけカウントダウンされ
ると共にこのカウント内容を制御部5へ供給する。セレ
クタ3の選択動作は制御部5からの制御信号502によ
り行われるようになっている。尚、7はデータバスであ
る。
かかる構成において、先ずゾーン型データがレジスタ1
にセットされると共にレジスタ2に「0」がセットされ
、カウンタ6が「3」に初期ロードされる。この状態に
おいて、レジスタ1の内容がバレルシフタ4のA個入力
へ印加され、セレクタ3がレジスタ2の内容を選択する
様制御される。
よって、バレルシフタ4のB個入力にはレジスタ2の内
容が供給される。そして、バレルシフタ4は4ピツトの
右シフト動作をなす様制御部5からの制御信号501に
よって制御され、シフトされたバレルシフタ4の内容が
データバス7を介してレジスタ2へ格納される。この場
合、バレルシフタ4の下位32ビツトの内容がレジスタ
2へ格納されることになる。こうすることにより、レジ
スタ1の内容は最下位4ビツトにゾーン型データの最下
位桁のデータ部が入ることになる。
次に、レジスタ1の内容をバレルシフタ4のB個入力へ
印加すべくセレクタ3が制御され、しかる後にバレルシ
フタ4が8ビツト右シフトtIIJIXlされる。バレ
ルシフタ4のB個入力にセットされたレジスタ1の内容
は8ビツト右シフトされた後データバス7を介してレジ
スタ11へ格納される。
ここで、カウンタ6の内容がrOJでなければ、カウン
タ6の内容は制御部5からの制御により−1だけカウン
トダウンされ、カウンタ6の内容が「O」になるまで上
記の動作が繰返されることになる。
最後に、セレクタ3はレジスタ2の内容を選択する様制
御され、バレルシフタ4のB個入力へこれが印加されて
セットされる。バレルシフタ4は16ビツト右シフトさ
れ、このシフト内容がデータバス7を介してレジスタ2
へ格納される。こうして、ゾーン型データが第2図に示
す如くパック型データに変換される。
上述した従来のゾーン型データ・パック型データ変換処
理方式においては、ゾーン型データをシフトしつつデー
タ部を取出してパック型データに変換する様になってい
るので、変換処理のための制御用マイクロプログラムの
ステップ数が多くなり、0桁のゾ−ン型データに対して
2n回のシフト動作とn回のループ処理とが必要であり
、よって処理速度が著しく低下するという欠点がある。
発明の目的 本発明の目的は、複数桁のゾーン型データを単に1ステ
ツプのみのマイクロプログラムにより同桁のパック型デ
ータに変換し得る高速性を有したデータ変換処理方式を
提供することである。
発明の構成 本発明によれば、第1のレジスタ内に格納された複数桁
のゾーン型データをパック型データに変換処理して第2
のレジスタ内に格納するデータ変換処理方式であって、
前記第1のレジスタ内の各桁のゾーン型データのゾーン
部を選択的に導出して前記第2のレジスタ内の一端から
順次隣接するように格納する制御手段と、前記第1のレ
ジスタ内の各桁のゾーン型データのデータ部を選択的に
導出して前記第2のレジスタ内の他端から順次隣接する
ように格納する制御手段とを設け、これ等両υl111
手段を同時に制御して1クロックサイクルにてゾーン型
データをパック型データに変換処理してなることを特徴
とするデータ変換方式が得られる。
実施例 以下に図面を参照しつつ本発明の実施例について詳細に
説明する。
第1図は本発明の実施例のブロック図である。
図において、レジスタ1及び2は第2.3図に示した各
レジスタ1及び2と同等のものであり、前者は4桁のゾ
ーン型データを格納する32ビツトレジスタであり、後
者は同じ桁のパック型データを格納する32ビツトレジ
スタである。レジスタ1の上位(左側)ビットから下位
(右側)ビットへ向けて4ビツト毎に区切って、各4ビ
ツト区画を101〜108で示し、またレジスタ2につ
いても同様に各4ビツト区画を201〜208で示して
いる。
レジスタ1の区画101及び108の各出力とレジスタ
2の区画201及び208の各入力とは互いに直結され
ている。レジスタ1の他区画102〜107の各出力と
レジスタ2の弛区画202〜207の各入力との間には
2人力/1出力セレクタ8〜13が設けられている。セ
レクタ8はレジスタ1の区画102と103との出力を
2人力とし、これ等2人力の1方を選択してレジスタ2
の区画202の入力とする。
セレクタ9はレジスタ1の区画103と105との出力
を2人力とし、いずれか1方をレジスタ2の区画203
の入力とする。セレクタ10はレジスタ1の区画104
と108との出力を2人力とし、いずれか1方をレジス
タ2の区画204の入力とする。
セレクタ11はレジスタ1の区画105と102との出
力を2人力とし、いずれか1万をレジスタ2の区画20
5の入力とする。セレクタ12はレジスタ1の区画10
6と104との出力を2人力とし、いずれか1方をレジ
スタ2の区画206の入力とする。
セレクタ13はレジスタ1の区画107と106とを2
人力とし、いずれか1万をレジスタ2の区画20γの入
力とする。
これ等セレクタ8〜13の選択制御は制御部14からの
制御信号141により同時に行われるようになっている
かかる構成において、データ変換処理を行わない場合に
は制御部14の制御信号141はrOJとされており、
セレクタ8〜13はレジスターの区画102〜107を
夫々対応して選択してレジスタ2の各区画202〜20
7へ夫々対応して入力する様動作する。
一方、データ変換を行う場合には制御部14の制御信号
141が「1」になり、セレクタ8〜13は他方の入力
を夫々選択してレジスタ2の各対応区画入力へ印加する
様動作する。従って、レジスタコに格納されている各桁
のゾーン型データにおけるゾーン部71〜Z4が、レジ
スタ2内の左端から順次隣接するように格納され、また
レジスタ1に格納されている各桁のデータ部D  −D
lが、レジスタ2内の右端から順次隣接する様に格納さ
れる。この様子が第1図の各レジスタ内に示されている
こうすることによって、単に1つのマイクプログラムの
制御により複数桁のゾーン型データを同時にすべてパッ
ク型データに変換することができ、1クロックサイクル
にて高速処理が可能となるものである。
尚、上記実施例では、8ビツトで10進数を示す4桁の
ゾーン型データを4ビツトで10進数を示す4桁のパッ
ク型データに変換する場合を説明したが、データのビッ
ト数や桁数はこれに限定されるものではないことは明ら
かである。
発明の効果 叙上の如く、本発明によれば、セレクタを設けこれ等セ
レクタをすべて同時に制御するのみで複数のゾーン型デ
ータをパック型データに高速にて変換処理できるという
効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図はゾーン
型データをパック型データへ変換する場合のデータフォ
ーマットを示す図、第3図1は従来のデータ変換処理方
式を示すブロック図である。 主要部分の符号の説明 1.2・・・・・・レジスタ 8〜13・・・・・・セレクタ 14・・・・・・制御部

Claims (1)

    【特許請求の範囲】
  1. 第1のレジスタ内に格納された複数桁のゾーン型データ
    をバック型データに変換処理して第2のレジスタ内に格
    納するデータ変換処理方式であって、前記第1のレジス
    タ内の各桁のゾーン型データのゾーン部を選択的に導出
    して前記第2のレジスタ内の一端から順次隣接するよう
    に格納する制御手段と、前記第1のレジスタ内の各桁の
    ゾーン型データのデータ部を選択的に導出して前記第2
    のレジスタ内の他端から順次隣接するように格納する制
    御手段とを設け、これ等両制御手段を同時に制御して1
    クロックサイクルにてゾーン型データをバック型データ
    に変換処理してなることを特徴とするデータ変換方式。
JP19643586A 1986-08-21 1986-08-21 デ−タ変換処理方式 Pending JPS6352236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19643586A JPS6352236A (ja) 1986-08-21 1986-08-21 デ−タ変換処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19643586A JPS6352236A (ja) 1986-08-21 1986-08-21 デ−タ変換処理方式

Publications (1)

Publication Number Publication Date
JPS6352236A true JPS6352236A (ja) 1988-03-05

Family

ID=16357780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19643586A Pending JPS6352236A (ja) 1986-08-21 1986-08-21 デ−タ変換処理方式

Country Status (1)

Country Link
JP (1) JPS6352236A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008502975A (ja) * 2004-06-16 2008-01-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008502975A (ja) * 2004-06-16 2008-01-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理装置
US9239702B2 (en) 2004-06-16 2016-01-19 Intel Corporation Data processing apparatus

Similar Documents

Publication Publication Date Title
US4472788A (en) Shift circuit having a plurality of cascade-connected data selectors
US4525796A (en) Pipelined operation unit for vector data
JPS6352236A (ja) デ−タ変換処理方式
JP3593439B2 (ja) 画像処理装置
JPS60140428A (ja) 除算装置
US4570056A (en) Automatically adaptable radix conversion system for use with variable length input numbers
GB1490791A (en) Binary-coded decimal byte operating devices
JP3614065B2 (ja) 符号付き整数乗算装置
JP3433487B2 (ja) 2進10進変換器
JP2653470B2 (ja) 10進乗算装置
JPH0381175B2 (ja)
JPS62214435A (ja) デイジタル除算回路
JPH0522935B2 (ja)
JPS61148562A (ja) 情報処理装置におけるデ−タの移送方式
JPH04263317A (ja) 演算装置
JPS6138493B2 (ja)
JPH05143288A (ja) 加算回路
JPH0690176A (ja) 2進10進変換回路
JPS63298436A (ja) 算術論理演算装置
JPS59133670A (ja) デジタル演算装置
JPS61253538A (ja) 演算回路
JPS639254A (ja) コ−ド変換装置
JPH04124724A (ja) 10進演算回路
JPS61128387A (ja) 信号入力装置
JPH0814814B2 (ja) バッファ制御方式