JP2653470B2

JP2653470B2 - １０進乗算装置

Info

Publication number: JP2653470B2
Application number: JP63124167A
Authority: JP
Inventors: 伸一三橋; 栄樹釜田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-05-20
Filing date: 1988-05-20
Publication date: 1997-09-17
Anticipated expiration: 2012-09-17
Also published as: JPH01293437A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、絶対値と符号により表現される10進数の乗
算を行う10進乗算装置に関するものである。

〔従来の技術〕

従来、一般的な10進乗算方法として、乗数の１桁の数
値に対応する回数だけ被乗数の加算を繰り返して、１桁
乗算の結果の中間積を求め、桁シフトして桁対応に１桁
乗算の演算を乗数の桁数分だけ繰り返し行って積を求め
る乗算方法がある。この乗算方法では、乗数の桁の数値
をｎ（＝0,1,・・・,9）とすれば、１桁当りｎ回の加算
が必要である。このため、平均4.5回／桁の加算が行わ
れる。これに対して、各桁の加算を繰り返す乗算方法に
おける各桁の加算回数を減少して、演算を高速化するた
め、乗数より切り出した１桁の数値ｎが大きい場合（例
えば６以上の場合）、中間積から被乗数を（10−ｎ）回
減算し、その上位桁での加算を１回余計にする。これに
より、加算回数を減らすことができ、平均2.9回／桁の
加算とすることができる。このように１桁当りの加算回
数を減少させて、乗算演算を高速化する方法がある。

また、１桁当りの加算回数を減少させて乗算演算を高
速化している他の例として、乗数の各桁に対して中間積
を求める加減算を行うために、被乗数ｎ倍数（例えば１
倍数,2倍数,4倍数,8倍数）を発生する倍数回路を設け
て、中間積を求める各桁の加減算の回数を減らす方法が
ある。これによると、平均1.4回／桁の加算とすること
ができる。

このように、１桁当りの加減算の回数を減少させて乗
算演算を高速化している10進乗算装置として、例えば、
特開昭58−119047号公報に記載の10進乗算装置がある。

〔発明が解決しようとする課題〕

しかしながら、上記のような10進乗算装置における高
速化は、いずれも乗算処理の中間積を求める乗数の各桁
の１桁当りの加算回数を減少させて乗算演算を高速化し
ているものである。このような10進乗算装置においては
乗算演算が、乗数の各桁の１桁分の加減算を行う内側ル
ープ演算のステップと、桁の間の桁シフトを行う内側ル
ープ演算ステップとを相互に行う外側ループ演算の二重
ループ演算となっている。このため、結局、桁シフトを
行うステップと各桁の加減算を行うステップとが順次繰
り返して行われ、10進乗算処理が行われることになる。
したがって、乗算処理の高速化は限られたものであっ
た。

本発明の目的は、10進乗算の演算を更に高速化するこ
とにある。

本発明の他の目的は、10進乗算の演算における桁シフ
トを行うステップと各桁の加減算のステップとを同時に
並列して行い、演算時間を短縮した10進演算装置を提供
することにある。

本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては、乗数に
従って被乗数の加算を繰り返し行い、乗算結果を求める
10進乗算装置であって、乗数の奇数桁，偶数桁に対する
中間積を別々に保持する２つのレジスタと、前記２つの
レジスタの一方の中間積と被乗数との加算を行う10進加
算器と、前記２つのレジスタの他方の中間積を２桁また
は１桁シフトするシフタと、前記２つのレジスタに格納
されたそれぞれの中間積に対して、前記10進加算器によ
る10進加算処理と、前記シフタによる桁シフト処理を同
時に並列して行う演算制御手段とを備えたことを特徴と
する。

〔作用〕

前記手段によれば、10進乗算装置には、乗数の奇数
桁，偶数桁に対する中間積を別々に保持する２つのレジ
スタと、前記２つのレジスタの一方の中間積と被乗数と
の加算を行う10進加算器と、前記２つのレジスタの他方
の中間積を２桁または１桁シフトするシフタが備えられ
る。演算制御手段は、前記２つのレジスタに格納された
それぞれの中間積に対して、前記10進加算器による10進
加算処理と、前記シフタによる桁シフト処理を同時に並
列して行う。

ここでは、２つのレジスタには、乗数の奇数桁，偶数
桁に対するそれぞれの中間積が常に別々に保持される。
一方のレジスタを用いて１桁乗算演算の加算処理を行っ
ている間に、他方のレジスタを用いて次桁の処理のため
の２桁右シフトを行う。このため、乗算の奇数桁，偶数
桁に対するそれぞれの中間積を同時に求めることができ
る。したがって、１桁乗算演算の加算のステップと、桁
シフトのステップを別々に処理する必要がなく、乗算の
演算時間の短縮ができる。このように、乗数の各桁にし
たがって被乗数の加算を繰り返し行う10進乗算の演算処
理は、各桁における加算処理と桁シフト処理とが同時に
並列して、演算を進行させることができ、乗算処理を高
速に行うことができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明
する。

第１図は本発明の一実施例にかかる10進乗算装置の要
部の構成を示すブロック図である。第１図において、１
は10進加算器、２はシフタである。シフタ２は制御信号
により10進１桁または２桁を右に代数シフトする桁シフ
トを行う。３は演算制御を行うデコーダ、４は乗算の桁
数（処理回数）を格納し、１桁の演算処理が終了するご
とに１減算していくデジットカウンタである。５は乗数
を格納する乗数レジスタ、６は被乗数を格納するレジス
タ、７は第１の中間積を格納するレジスタ、８は第２の
中間積を格納するレジスタである。９はデジットカウン
タ４の値が減算されるにしたがって切り出す乗数の桁を
最下位桁から上位桁へ順に切換えるセレクタであり、10
は制御信号によりレジスタ６の内容をそのまま出力する
かまたは“0"を出力するゲートである。また、11はセレ
クタであり、制御信号によりレジスタ７の出力またはレ
ジスタ８の出力をセレクトして、10進加算器１に供給す
る。ここでのシフタ2,レジスタ6,レジスタ8,ゲート10,
およびセレクタ11に供給される制御信号は、デコーダ３
により生成される。すなわち、デコーダ３は、デジット
カウンタ４の出力，乗数レジスタ５から切り出した乗数
の各桁の出力，内部カウンタの出力等の入力条件をデコ
ードして制御信号を生成し出力する。このデコーダ３か
らの制御信号により、乗算の演算処理の制御が行われ
る。

第２図は、デコーダにおける入力の条件と出力の制御
信号の関係を規定する制御テーブルを示す図である。第
２図を参照して、10進乗算装置の動作を説明する。

乗算演算を行うについて、乗数は、符号を除いて乗数
レジスタ５に右詰にセットする。乗数レジスタ５の残り
の上位桁部分には“0"をセットする。また、被乗数（符
号なし）は、乗数の桁数に符号１桁分を加えた桁数だけ
左にシフトして、レジスタ６にセットする。更に、乗数
の桁数をデジットカウンタ４にセットする。

乗算演算のスタートが指示されると、デジットカウン
タ４の値により制御されたセレクタ９が、乗数を格納し
ている乗数レジスタ５から、乗数１桁のデータをセレク
トして信号線9Aを介して、デコーダ３に入力する。デコ
ーダ３は乗数１桁のデータが信号線9Aから入力される
と、信号線9Aの値，デジットカウンタ４からの信号線4A
の値，各桁の演算処理を制御する桁演算制御フラグの信
号線3Aの値，および内部カウンタ出力の信号線3Bの値か
ら、第２図に示すような制御テーブルの入力の条件にし
たがい、デコード出力の各々の信号線3A,3B,3C,3D,3E,3
Fに制御信号を出力する。

各信号線の出力の初期値は“0"である。デジットカウ
ンタ４の値が“0"でなければ、第２図の制御テーブルの
上側部分の条件により、各々の信号線の制御信号が出力
される。桁演算制御フラグの信号線3Aが“0"の状態であ
れば、信号線9Aの値すなわち乗数１桁の値の０〜９にし
たがって、各信号線3A〜3Fに、それぞれの制御信号の値
がセットされる。

信号線3Dおよび信号線3Eの制御信号は、それぞれセレ
クタ11およびゲート10を制御する。レジスタ６の出力を
Ａ、レジスタ７の出力をＢ、レジスタ８の出力をＣとす
ると、ゲート10およびセレクタ11の制御により、10進加
算器１は「Ａ＋Ｂ」，「Ａ＋Ｃ」，または「“0"＋Ｃ」
の演算を行う。すなわち、セレクタ11は信号線3Dの値が
“0"であるとき、レジスタ７の出力Ｂをセレクトし、信
号線3Dの値が“1"であるとき、レジスタ８の出力Ｃをセ
レクトする。また、ゲート10は、信号線3Eの値が“0"で
あるとき、レジスタ６の出力Ａをそのまま出力し、信号
線3Eの値が“1"であるときは、データ値“0"を出力す
る。セレクタ11およびゲート10からの出力は、10進加算
器１に入力され、両値の加算が行われて演算「Ａ＋
Ｂ」，「Ａ＋Ｃ」，または「“0"＋Ｃ」が行われる。

信号線3Cおよび信号線3Fの制御信号は、レジスタ6,レ
ジスタ８に対するデータの入力制御およびシフタ２の動
作制御を行う。信号線3Cの値が“1"であるとき、シフタ
２からの出力がレジスタ８にセットされ、信号線3Cの値
が“0"であるとき、シフタ２の出力はレジスタ８にセッ
トされない。信号線3Fの値が“1"であると、シフタ２は
１桁右にシフトする桁シフト動作を行うと共に、シフタ
２の出力がレジスタ６にセットされる。信号線3Fの値が
“0"であるとき、シフタ２は２桁右にシフトする桁シフ
ト動作を行うが、同時に信号線3Fの制御信号によるシフ
タ２の出力のレジスタ６のセット動作は行われない。

これらの制御信号による動作において、入力の条件と
して、例えば、デジットカウンタ４の出力線4Aの値が０
でなく（≠０）、信号線3Aの値が０であり、信号線9Aの
値が「２〜９」のとき、デコーダ３は、信号線3C,3D,3
E,3Fにそれぞれ“1",“1",“0",“0"を出力し、10進加
算器１はレジスタ６の出力Ａとレジスタ８の出力Ｃとの
加算を行う。また、この加算と同時に、シフタ２はレジ
スタ７の出力を２桁右にシフトし、シフト結果の出力を
レジスタ８にセットする。信号線9Aの値が「２〜９」の
場合には、信号線3Aの桁演算制御フラグの値としては
“1"が出力され、当該桁における被乗数の加減算が１回
で終了しなかったことを示している。次のステップで
は、第２図の制御テーブルにおける条件のデジットカウ
ンタ４の信号線4Aの値が０でなく（≠０）、信号線3Aの
値が１である場合の動作状態に入る。この動作状態で
は、加算の残り回数を示す信号線3Bの値（デコーダ３の
内部カウンタの値）を１減算すると共に、他の信号線
に、第２図に示すように、信号線3C〜3Fのすべてに値
“0"が出力される。これにより、レジスタ７の出力Ｂと
レジスタ６の出力Ａとの加算が10進加算器１で行われ
る。このとき、シフタ２はレジスタ７の出力を２桁右に
シフトするが、信号線3Cの値が“0"となっており、シフ
タ２の出力はレジスタ８にセットされない。このように
信号線3Aの値が“１の状態では信号線3Bの値が“1"にな
るまで、レジスタ６の値すなわち被乗数とレジスタ７の
値である中間値のデータとの加算が繰り返し行われ、デ
コーダの内部カウンタの値（信号線3Bの値）の減算が行
われる。その桁の加減算が終了するステップになると、
すなわち信号線3Bの値が“1"になると、信号線3Aには
“0"をセットして、次桁の処理に移る。また、このとき
に、デジットカウンタ４の値を１減算する。

このように、デジットカウンタ４からの信号線4Aの値
が０でなく（≠０）、かつ信号線3Aの値が“0"のとき
は、２桁前までの中間積に対し加算処理を始め、同時に
前桁までの加算処理後の中間積を２桁右にシフトする。
２桁右にシフトされた値は、信号線3Aの出力値が再び
“0"となり１桁の処理が終るまで、加算に無関係なレジ
スタ８に格納される。この操作を、乗数の最上位桁の処
理が終了する（デジットカウンタ４からの信号線4Aの値
“0"となる）まで繰り返すことにより、乗数の偶数桁に
対する中間積と、奇数桁に対する中間積がそれぞれレジ
スタ7,レジスタ８の一方に得られる。

最終桁の最後の加算時、すなわち信号線4Aの値が“1"
で、信号線3Aおよび信号線3Bの値が共に“1"の状態で
は、第２図に示す制御テーブルの条件にしたがって、信
号線3Aの出力の値として“0"がセットされ、デジットカ
ウンタ４の値が１減算されて、信号線4Aの値は“0"とな
る。次ステップでは、このような制御信号の条件を受け
て、信号線3Fの値が“1"となる。これにより、シフタ２
でレジスタ７の出力Ｂを１桁右にシフトした後、シフト
した出力がレジスタ６にセットされる。なお、このとき
の信号線3Cの値は“0"であるので、シフトした出力はレ
ジスタ８にはセットされない。また、このとき、次ステ
ップのために信号線3Aには“1"がセットされる。

信号線3Aの値として“1"がセットされると、第２図の
制御テーブルの条件にしたがい、信号線3Dの値が“1"と
なり、セレクタ11がレジスタ８の出力Ｃをセレクトす
る。また、信号線3Eの値が“0"となるので、ゲート10で
はレジスタ６の出力Ａが出力される。したがって、出力
Ｃと出力Ａの両値が10進加算器１により加算され、この
加算出力がレジスタ７にセットされて、乗算演算の一連
の処理が終了する。この最終的な加算の処理は、奇数桁
および偶数桁に対応する２つの中間積を加算することで
あり、これにより、所望の乗算結果の積が得られる。

次に、このような10進乗算装置における動作の理解を
容易にするため、一つの乗算の例を具体的に説明する。
ここでは「1111×121」の乗算を行うものとする。第3a
図，第3b図および第3c図は、乗算演算の処理例を各ステ
ップ毎に説明する図である。第3a図，第3b図および第3c
図においては、乗算演算の処理例が10進加算器１とシフ
タ２の動作と、レジスタ６〜８の具体的な内容として、
各ステップ毎に示されている。第3a図，第3b図および第
3c図を参照して、乗算の演算の動作例を説明する。

乗算の処理を開始するにあたって、乗算レジスタ５に
は符号を除いた乗数の「121」を右詰めでセットし、ま
た、レジスタ６（出力Ａ）には被乗数「1111」を、乗数
の桁数「３」に符号分の桁数「１」を加えた４桁分だけ
左にシフトして、数値「0011110000」をセットをする。
また、レジスタ７（出力Ｂ），レジスタ８（出力Ｃ）に
は、初期値として「０」をセットしておく。なお、各レ
ジスタ長は５バイトであり、各レジスタには10桁の10進
数の数値が格納される。

ステップ１では、デジットカウンタ４に格納された桁
数は「３」であるから、信号線4Aの出力値は「３」とな
る。信号線3Aの出力値は演算前の初期値の「０」であ
る。信号線9Aの出力値は乗数の第１番目の桁の値が切出
されて、値「１」がセットされる。このような入力の条
件によりデコーダ３では、第２図に示す制御テーブルに
したがって、信号線4Aの値（デジットカウンタ４の値）
を１減算し、信号線3Aの値を「０」、信号線3Bの値
「０」とすると共に、信号線3C,信号線3D,信号線3Eの制
御信号の値を、それぞれ“1",“1",“0"とする。これに
より、10進加算器１では「Ａ＋Ｃ」の加算を行う。すな
わちレジスタ６の出力Ａの「0011110000」とレジスタ８
の出力Ｃの「0000000000」との加算を行い、加算結果の
「0011110000」をレジスタ７に格納する。

この結果、ステップ２においては、デジットカウンタ
４に格納されている値は「２」であるから、信号線4Aの
出力値は「２」となる。信号線3Aの出力値は「０」とな
り、信号線9Aの出力値は乗数の第２番目の桁の値が切出
されて、値「２」がセットされる。このような入力の条
件によりデコーダ３では、第２図に示す制御テーブルに
したがって、信号線3Aの値を「１」、信号線3Bの値を
「１」とすると同時に、信号線3C,信号線3D,信号線3E,
信号線3Fの制御信号の値をそれぞれ“1",“1",“0",
“0"とする。このため、10進加算器１では「Ａ＋Ｃ」の
加算を行うと共に、レジスタ７の出力Ｂを２桁右シフト
する。すなわち、レジスタ６の出力Ａの「0011110000」
とレジスタ８の出力Ｃの「0000000000」との加算を行
い、加算結果の「0011110000」をレジスタ７に入れると
同時に、ステップ１の処理結果であるレジスタ７の出力
Ｂの「0011110000」を２桁右に桁シフトして、シフト結
果の「0000111100」をレジスタ８に格納する。

次に、ステップ３の処理となる。ステップ２の処理だ
けでは、未だ第２番目の桁の処理は終了しておらず、デ
ジットカウンタ４に格納されている値は「２」であり、
信号線4Aの値は「２」である。信号線3Aの値は「１」で
あり、また信号線3Bの値は「１」である。このような入
力の条件によりデコーダ３は、第２図に示す制御テーブ
ルにしたがって、信号線3Aの値を「０」、信号線3Bの値
を「０」とし、信号線4Aの値を１減算すると共に、信号
線3C,信号線3D,信号線3E,信号線3Fの制御信号の値をそ
れぞれ“0",“0",“0",“0"とする。これらの制御信号
により「Ａ＋Ｂ」の加算を行う。すなわち、レジスタ６
の出力Ａの「0011110000」とレジスタ７の出力Ｂの「00
11110000」との加算を行い、加算結果の「0022220000」
をレジスタ７に入れる。また、このとき、シフタ２はレ
ジスタ７の出力Ｂの値を２桁右シフトするが、このシフ
ト出力の結果はどのレジスタにもセットされない。

次のステップ４では、デジットカウンタ４に格納され
ている値は「１」となり、信号線4Aの出力値は「１」と
なる。また、信号線3Aの出力値は「０」となり、信号線
9Aの出力値は乗数の第３番目の桁の値が切出されて、値
「１」がセットされる。このような入力の条件によりデ
コーダ３では、第２図に示ず制御テーブルにしたがっ
て、信号線3Aの値を「０」とし、信号線3Bの値を「０」
とし、信号線4Aの値を１減算すると同時に、信号線3C,
信号線3D,信号線3E,信号線3Fの制御信号の値をそれぞれ
“1",“1",“0",“0"とする。これより、10進加算器１
で「Ａ＋Ｃ」の加算を行うと共に、レジスタ７の出力Ｂ
を２桁右シフトする。すなわち、レジスタ６の出力Ａの
「0011110000」とレジスタ８の出力Ｃの「0000111100」
との加算を行い、加算結果の「0011221100」をレジスタ
７に入れると同時に、ステップ３の処理結果であるレジ
スタ７の出力Ｂの「0022220000」を２桁右に桁シフトし
て、シフト結果の「0000222200」をレジスタ８に格納す
る。

この結果、次にステップ５においては、デジットカウ
ンタ４に格納されている値は「０」となり、信号線4Aの
出力値は「０」となる。また、信号線3Aの出力値は
「０」となる。この結果、このような入力の条件により
デコーダ３では、第２図に示す制御テーブルにしたがっ
て、信号線3Aの値を「１」とすると同時に、信号線3C,
信号線3Fの制御信号の値をそれぞれ“0",“1"として、
レジスタ７の出力Ｂの右１桁シフトを行う。すなわち、
レジスタ７の出力Ｂの「0011221100」を１桁右に桁シフ
トして、シフト結果の「0001122110」をレジスタ６に格
納する。なお、このときのシフト結果はレジスタ８には
格納されず、レジスタ８には前のステップ４のシフト結
果の「0000222200」がそのまま保持されている。

次のステップ６においては、信号線4Aの出力値が
「０」であり、信号線3Aの出力値が「１」となってい
る。この結果、このような入力の条件によりデコーダ３
では、第２図に示す制御テーブルにしたがって、信号線
3C,信号線3D,信号線3Eの制御信号の値をそれぞれ“0",
“1",“0"とする。したがって、10進加算器１において
は「Ａ＋Ｃ」の加算を行う。すなわち、レジスタ６の出
力の「0001122110」とレジスタ８の出力Ｃの「00002222
00」との加算を行い、それと同時に加算結果の右端に符
号を入れ、結果の「000134431C」をレジスタ７に入れ
る。ここでの符号“C"は“＋”を意味する。

以上説明したように、本実施例によれば、10進乗算装
置において、乗数の偶数桁，奇数桁の中間桁の中間積を
別々に保持する２つのレジスタを備えることにより、一
方の中間積に対する加算処理と、他方の中間積の２桁の
桁シフトを同時に行うことができ、演算時間の短縮が可
能となる。

このような10進乗算装置における乗算演算方式は、各
桁の加減算のステップと桁シフトのステップを順次繰り
返して乗算を行う他の一般の乗算装置に対応可能であ
る。また、本実施例では２つのレジスタにおける偶数桁
と奇数桁に対する中間積をレジスタ間でやりとりしてい
るが、それぞれ偶数桁と奇数桁に対する中間積を保持す
るレジスタを固定的に設けて、各レジスタ間で中間積を
やりとりしないで処理するような構成とすることもでき
る。

以上、本発明を実施例にもとづき具体的に説明した
が、本発明は、前記実施例に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、10進乗算装
置において、乗数の奇数桁、偶数桁に対する中間積を別
々に保持しておくための２つのレジスタと、このレジス
タの一方の中間積と被乗数の加算を行う10進加算器と、
２つのレジスタの他方の中間積を１桁または２桁シフト
するシフタを備えることにより、中間積の一方の加算処
理を行っている間に、他方の中間積は次の桁の加算処理
のための桁シフトを行うことが可能となる。このため、
各桁の加算ステップと桁の間の桁シフトステップを順次
別々に処理する必要がなくなり、演算時間が短縮でき
る。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる10進乗算装置の要
部の構成を示すブロック図、第２図は、デコーダにおける入力の条件と出力の制御信
号の関係を規定する制御テーブルを示す図、第3a図，第3b図および第3c図は、乗算演算の処理例を各
ステップ毎に説明する図である。図中、１……10進加算器、２……シフタ、３……デコー
ダ、４……デジットカウンタ、５……乗数レジスタ、6,
7,8……レジスタ、9,11……セレクタ、10……ゲート。

Claims

(57)【特許請求の範囲】

【請求項１】乗数に従って被乗数の加算を繰り返し行
い、乗算結果を求める10進乗算装置であって、乗数の奇
数桁，偶数桁に対する中間積を別々に保持する２つのレ
ジスタと、前記２つのレジスタの一方の中間積と被乗数
との加算を行う10進加算器と、前記２つのレジスタの他
方の中間積を２桁または１桁シフトするシフタと、前記
２つのレジスタに格納されたそれぞれの中間積に対し
て、前記10進加算器による10進加算処理と、前記シフタ
による桁シフト処理を同時に並列して行う演算制御手段
とを備えたことを特徴とする10進乗算装置。
【請求項２】前記10進加算器による10進加算処理は、Ｎ
桁の乗数から切り出した１桁の値ｎに従い、桁シフトを
行った被乗数をｎ回加算する処理を行い、または被乗数
を（10−ｎ）回減算してその上位桁で１回余分に加算を
行う処理であることを特徴とする請求項１に記載された
10進乗算装置。
【請求項３】前記演算制御手段は、前記Ｎ桁または前記
Ｎ桁に符号部分１桁を含めた桁数だけシフトした被乗数
の加算を、Ｎ桁の乗数から切り出した各桁の値ｎに従っ
て繰り返す内側ループ演算の制御を行い、更に、桁シフ
トを行って該内側ループ演算をＮ回行う外側ループ演算
の制御を行うことを特徴とする請求項１に記載された10
進乗算装置。