JP3477866B2 - 除算器の除算方法 - Google Patents

除算器の除算方法

Info

Publication number
JP3477866B2
JP3477866B2 JP31570294A JP31570294A JP3477866B2 JP 3477866 B2 JP3477866 B2 JP 3477866B2 JP 31570294 A JP31570294 A JP 31570294A JP 31570294 A JP31570294 A JP 31570294A JP 3477866 B2 JP3477866 B2 JP 3477866B2
Authority
JP
Japan
Prior art keywords
divisor
data
dividend
bit
obtaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31570294A
Other languages
English (en)
Other versions
JPH08152995A (ja
Inventor
陽一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP31570294A priority Critical patent/JP3477866B2/ja
Publication of JPH08152995A publication Critical patent/JPH08152995A/ja
Application granted granted Critical
Publication of JP3477866B2 publication Critical patent/JP3477866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、除算器の除算方法に関
するものである。
【0002】
【従来の技術】図10は従来の除算器における除算例を
示している。この除算器における除算方法は、例えばa
(=34)÷b(=6)=C(5) 余りd(=
4)なる除算を行う場合、演算ルーチン回数Nを求める
必要がある。この演算ルーチン回数Nを求める過程が図
10(a)乃至(d)であり、まず7ビットで表現され
た被除数bの最上位桁と同じ桁が”1”となるまで、除
数aを左シフトさせる。つまり(b)はN=1回目であ
り、その時のaのデータは12を示す。(c)はN=2
回目であり、その時のaのデータは24を示す。(d)
はN=3回目を示す。このようにしてbの最上位桁と同
じ桁が1となるまでaを左シフトする。そしてnビット
の除算器の場合、最大n−1回のシフト動作が必要とな
ってくる。
【0003】さて上記のように演算ルーチン回数Nを求
めると、次に図10(e)乃至(l)に示す1ビット毎
に商の演算を行う過程となる。つまり左シフトした後の
aを用いて以下の条件で演算b−aを実行する。まず
(e)のようにb<aの時、減算は行わず、次の減算の
ために被除数bを1回左へシフトする。商cを(f)に
示すように左へ1回シフトさせて0ビット目に0を代入
する。
【0004】次に(g)に示すようにb≧aとなると、
減算を行い減算結果を余りdに代入し、次の減算のため
に余りdを1回左にシフトし、被除数bへ代入する。そ
して商cを(h)に示すように1回左にシフトして0ビ
ット目に1を代入する。次に(i)に示すようにb<a
となるため、減算を行わず、商cを(j)に示すように
1回左へシフトして0を代入する。そして次の減算のた
めに被除数bを1回左へシフトする。
【0005】そのため(k)ではb≧aとなって減算を
行い、その減算結果を余りdに代入し、次の減算のため
に余りdを1回左にシフトし、被除数bへ代入する。そ
して商cを(l)に示すように1回左にシフトして0ビ
ット目に1を代入する。以上のような演算を行う回数が
N+1となると演算を終了し、次の過程へ移行する。こ
こでnビットの除算器の場合には最大n回の演算が必要
であり、1回の演算では商cの左シフトと、ビットデー
タの代入が実行されるため最大2n回のクロックに同期
した動作が必要となる。
【0006】さて図10(m)の過程では余りの桁合わ
せが行われ、商cの算出後、最後に残った値が余りとな
るが、演算ルーチンにおいて、Nビット左へシフトされ
ているため、桁合わせのため余りdをN回右シフトした
ものが余りとなる。このためnビットの除算器の場合最
大n−1のシフト動作が必要となる。従来の除算器では
nビットの除算において、商cと余りdとを算出するた
めには最大4n−2回のクロックに同期した動作が必要
となり、また除数a、被除数b、商c、余りd夫々にシ
フトレジスタを使用している。
【0007】
【発明が解決しようとする課題】上記のようにまず除算
を行うのに演算ルーチンを実行する回数Nを求める必要
があるため、従来では被除数bの最上位桁と同じ桁が”
1”となるまで除数aを左シフトし、その回数Nを求め
ていた。そのため回数Nを決定するためにはnビットの
除算器の場合には最大n−1回のクロックに同期したシ
フト動作が必要であり、除算の高速化を図るためにはク
ロックの速度を上げるしか方法がなかった。
【0008】また1ビット毎に商cの演算を行う過程に
おいて、演算ルーチンの実行回数をN回とした場合に、
商cの0ビット目にビットデータを代入する従来の方法
では、演算ルーチンの実行毎に商cの左シフトとデータ
代入の2つの過程が必要であり、nビットの除算器の場
合には、最大2n回のクロックに同期した動作が必要と
なり、除算の高速化を図るためには、やはりクロックの
速度を上げるしか方法がなかった。
【0009】更に余りの桁合わせの過程では、従来方法
では、演算ルーチンにおいて左にN回シフトさせている
ので、桁合わせのためにはN回の右シフトが必要とな
り、nビットの除算器の場合には、けた合わせのために
最大n−1回のクロックに同期したシフト動作が必要で
あり、除算器の高速化を図るためにはやはりクロックの
速度を上げるしか方法がなかった。
【0010】本発明は上記問題点に鑑みて為されたもの
で、請求項1の発明の目的は、演算ルーチンの回数をデ
ータをシフトすることなく求めることができて除算器の
高速化が図れる除算器の除算方法を提供するにある。請
求項2の発明の目的とするところは、商の演算を行う場
合にデータをシフトすることなく商を求めることができ
て除算器の高速化が図れる除算器の除算方法を提供する
にある。
【0011】請求項3の発明の目的とするところは余り
をデータをシフトすることなく求めることができて除算
器の高速化が図れる除算器の除算方法を提供するにあ
る。請求項4の発明の目的とするところは、nビットの
除算器の除算動作をn+1のクロックに同期した動作で
完了させることができて、除算器の高速化が図れる除算
器の除算方法を提供するにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に請求項1の発明では、演算ルーチンの回数を求める過
程と、求めた演算ルーチンの回数に基づいて商を求める
過程と、余りを求める過程とからなる除算器の除算方法
において、nビットのデータで除数、被除数を構成し、
除数のnビットのデータの下位にnビットの0列を付加
して2nビットのデータを生成し、この2nビットのデ
ータから1ビットづつ左へシフトした場合のnビットの
データを同時的に取り出し、これらのデータ中、被除数
以下で最大のデータを選択し、この選択したデータの左
シフト数を演算ルーチン回数とすることを特徴する。
【0013】請求項2の発明では、演算ルーチンの回数
を求める過程と、求めた演算ルーチンの回数に基づいて
商を求める過程と、余りを求める過程とからなる除算器
の除算方法において、nビットのデータで除数、被除数
を構成し、演算ルーチンの回数だけ被除数から除数を減
算する演算を、被除数が除数以上で実行、被除数が除数
未満の場合には非実行とする過程を演算ルーチン回数だ
け行い、実行過程では商のデータ中、当該演算ルーチン
回数で示されるビット目に1を代入し、非実行の過程で
は商のデータ中、当該演算ルーチン回数で示されるビッ
ト目に0を代入して商を求めることを特徴とする。
【0014】請求項3の発明では、演算ルーチンの回数
を求める過程と、求めた演算ルーチンの回数に基づいて
商を求める過程と、余りを求める過程とからなる除算器
の除算方法において、nビットのデータで除数、被除数
を構成し、演算ルーチンの回数だけ被除数から除数を減
算する演算を、被除数が除数以上で実行、被除数が除数
未満の場合には非実行とする過程を演算ルーチン回数だ
け行い、実行過程では減算結果を被除数に代入した後除
数のデータを右に1つシフトし、非実行の過程では除
のデータを右に1つシフトする処理を行い演算ルーチン
の回数が0となったときの減算結果を余りとすることを
特徴とする。
【0015】請求項4の発明では、演算ルーチンの回数
を求める過程と、求めた演算ルーチンの回数に基づいて
商を求める過程と、余りを求める過程とからなる除算器
の除算方法において、nビットのデータで除数、被除数
を構成し、除数のnビットのデータの下位にnビットの
0列を付加して2nビットのデータを生成し、この2n
ビットのデータから1ビットづつ左へシフトしたnビッ
トのデータを同時的に取り出し、これらのデータ中、被
除数以下で最大のデータを選択し、この選択したデータ
の左シフト数を演算ルーチン回数とし、演算ルーチンの
回数だけ被除数から除数を減算する演算を、被除数が除
数以上で実行、被除数が除数未満の場合には非実行とす
る過程を演算ルーチン回数だけ行い、実行過程では商の
データ中、当該演算ルーチン回数で示されるビット目に
1を代入し、非実行の過程では商のデータ中、当該演算
ルーチン回数で示されるビット目に0を代入して商を求
め、演算ルーチンの回数だけ被除数から除数を減算する
演算を、被除数が除数以上で実行、被除数が除数未満の
場合には非実行とする過程を演算ルーチン回数だけ行う
際に、実行過程では減算結果を被除数に代入した後除
のデータを右に1つシフトし、非実行の過程では除数の
データを右に1つシフトする処理を行い演算ルーチンの
回数が0となったときの減算結果を余りとすることを特
徴とする。
【0016】
【作用】請求項1の発明によれば、nビットのデータで
除数、被除数を構成し、除数のnビットのデータの下位
にnビットの0列を付加して2nビットのデータを生成
し、この2nビットのデータから1ビットづつ左へシフ
トしたnビットのデータを同時的に取り出し、これらの
データ中、被除数以下で最大のデータを選択し、この選
択したデータの左シフト数を演算ルーチン回数とするの
で、データをシフトさせることなく演算ルーチン回数を
求めることができ、そのためクロックに同期した1回の
動作で完了させることができて除算器の高速化が図れ
る。
【0017】請求項2の発明によれば、nビットのデー
タで除数、被除数を構成し、演算ルーチンの回数だけ被
除数から除数を減算する演算を、被除数が除数以上で実
行、被除数が除数未満の場合には非実行とする過程を演
算ルーチン回数だけ行い、実行過程では商のデータ中、
当該演算ルーチン回数で示されるビット目に1を代入
し、非実行の過程では商のデータ中、当該演算ルーチン
回数で示されるビット目に0を代入して商を求めるの
で、データビット代入、商のシフトという2つの過程が
必要であったのが、データの代入の過程のみとすること
ができ、nビットの除算器の場合、最大n回のクロック
に同期した動作で商を算出することができて除算器の高
速化が図れる。
【0018】請求項3の発明によれば、nビットのデー
タで除数、被除数を構成し、演算ルーチンの回数だけ被
除数から除数を減算する演算を、被除数が除数以上で実
行、被除数が除数未満の場合には非実行とする過程を演
算ルーチン回数だけ行い、実行過程では減算結果を被除
数に代入した後除数のデータを右に1つシフトし、非実
行の過程では除数のデータを右に1つシフトする処理を
行い演算ルーチンの回数が0となったときの減算結果を
余りとするので、除数のみをシフト可能とするだけで、
余りを最終的に得ることができ、余りを桁合わせするこ
となく算出することができるため除算器の高速化が図れ
る。
【0019】請求項4の発明によれば、除数のnビット
のデータの下位にnビットの0列を付加して2nビット
のデータを生成し、この2nビットのデータから1ビッ
トづつ左へシフトしたnビットのデータを同時的に取り
出し、これらのデータ中、被除数以下で最大のデータを
選択し、この選択したデータの左シフト数を演算ルーチ
ン回数とし、演算ルーチンの回数だけ被除数から除数を
減算する演算を、被除数が除数以上で実行、被除数が除
数未満の場合には非実行とする過程を演算ルーチン回数
だけ行い、実行過程では商のデータ中、当該演算ルーチ
ン回数で示されるビット目に1を代入し、非実行の過程
では商のデータ中、当該演算ルーチン回数で示されるビ
ット目に0を代入して商を求め、演算ルーチンの回数だ
け被除数から除数を減算する演算を、被除数が除数以上
で実行、被除数が除数未満の場合には非実行とする過程
を演算ルーチン回数だけ行う際に、実行過程では減算結
果を被除数に代入した後除数のデータを右に1つシフト
し、非実行の過程では除数のデータを右に1つシフトす
る処理を行い演算ルーチンの回数が0となったときの減
算結果を余りとするので、nビットの除算器においてn
+1回のクロックに同期した動作で除算を完了させるこ
とができ、除算器の高速化が図れる。
【0020】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は本発明の請求項1に於ける演算ルーチンの
回数Nを求める方法を実現するブロック図を示してお
り、まずn(実施例では8ビット)ビットのレジスタ
1、2を備え、まず除数a(例えば00001111=
15)をレジスタ1に入力し、このレジスタ1のデータ
に更に8ビットの0列をレジスタ2により図2に示すよ
うに付加して2n(16ビット)のデータを生成する。
このデータの最上位ビットから順次1ビットずつ右へず
らして8ビットデータを抽出すれば、従来のようにaの
データを1ビットづつシフトさせたときと同様なデータ
を同時的に取り出すことができる。
【0021】セレクタ回路3はこれら8ビットデータを
選択するための回路であり、0ビット左シフトさせた場
合のデータからn−1ビット左シフトさせた場合のデ
ータを選択して取り出す。更にこのセレクタ回路3は
被除数bを入力するレジスタ4からのデータを取り込
み、データからまでと順次比較して除数aが桁溢れ
せずb≧aを満たす最大のデータを判定する比較回路を
兼ね、この判定結果に基づいてb≧aを満たす最大の左
シフトデータaを抽出する。同時にその左シフトをした
数Nを出力するのである。
【0022】かようにして図1ではセレクタ回路3が任
意回数左へ除数aのデータをシフトさせた場合のn(=
8)ビットのデータを1度の動作で抽出することができ
るため、演算ルーチンの回数Nを求める過程が1回のク
ロックに同期した動作で完了することになる。さてこの
演算ルーチンの回数N結果を従来と同様な過程に用いる
と、3n回のクロックに同期した動作で除算が可能とな
るが、除算器の動作をより高速するために、商の演算過
程においては、図3に示す本発明の請求項2に於ける方
法を実現した演算ブロックを用いる。
【0023】つまり図3においては、先ず演算ルーチン
の回数Nをレジスタ5にセットする。演算実行判定部6
では、被除数bと除数aの比較を行ってb<aの場合に
減算を非実行、b≧aの場合には減算(d=b−a)を
実行と判定し、実行の場合には実行演算部7により減算
実行を行い、次の代入回路8では減算実行の結果に基づ
いてレジスタ5にセットされている演算ルーチン回数N
のデータに対応して商cのデータのNビット目に1を代
入して、次の減算のために余りdの値を被除数bへ代入
する。次の判定部9ではNが0であるかどうかを判定し
てNが0でない場合には、ダウンカウンタ11のカウン
ト値をNー1に減算させ、その値N−1をレジスタ5に
セットする。
【0024】同時に演算実行判定部6に対して除数bを
1回シフトさせて演算実行判定を行わせる。また演算
実行判定部6が減算の非実行を判定すると、代入回路1
0は商cのNビット目に0を代入して判定部9での判定
処理を行う。このようにしてレジスタ5の演算ルーチン
回数Nの値が0となるまで上記演算処理を繰り返し、N
=0となったときに次の余りの桁合わせ過程へ移行す
る。
【0025】図4(a)乃至(d)は商cのNビットへ
の1ビットデータの代入過程を示しており、図4(a)
は演算ルーチン回数Nが3で減算が実行された場合を示
し、この場合商cの3ビット目に1が代入されている。
次に図4(b)は演算ルーチン回数Nが2で減算が実行
されない場合を示し、この場合商cの2ビット目に0が
代入されている。
【0026】図4(c)は演算ルーチン回数Nが1で減
算が実行された場合を示し、この場合商cの1ビット目
に1が代入されている。図4(d)は演算ルーチン回数
Nが0で減算が実行されない場合を示し、この場合商c
の0ビット目に0が代入されている。図5は図3の演算
ブロックの動作のフローチャートを示す。
【0027】このように商cのデータをシフトすること
なく商cの演算結果を得ることができ、nビットの除算
器において、最大n回のクロックに同期した動作で商c
の演算が行えることになる。そしてこの過程のみを従来
の同じ過程に代えると、3n−2回のクロックに同期し
た動作で除算が可能となる。さて次の余りを求める過程
においては請求項3に於ける方法を用いると更に除算器
の動作が高速化できる。
【0028】図6は余りを求める演算ブロックを示して
おり、この演算ブロックではレジスタ12に被除数b
を、またレジスタ13には除数aを夫々セットし、演算
実行判定部14によりd=a−bの演算実行の要、否の
判定を行い、実行と判定した場合には演算実行部15で
d=b−aの演算を実行し、その演算結果dを次の代入
部16で被除数に代入する。また演算実行判定部14の
判定結果が非実行の場合には演算実行を行わない。そし
てb≧aを満たす最大のシフト数Nをセットするレジス
タ17の値が0であるのかどうかを判定部19で判定
し、Nが0でなればシフト回路18を介してレジスタ1
3の除数aのデータを右へ1回シフトさせる。またダウ
ンカウンタ20の値Nから1減算し、その値N−1をレ
ジスタ17にセットする。つまり演算ルーチン回数Nは
N−1となる。
【0029】このようにして演算ルーチン回数Nが0と
なるまで上記の動作を繰り返すことにより、被除数bを
固定データとして除数aのみをシフトさせることになり
最終的に余りdを桁合わせすることなく得ることができ
るのである。図7(a)乃至(e)は34÷6=5 余
り4の除算を実際に行ったときの余りを求める過程を示
しており、この場合b≧aを満たす最大の演算ルーチン
回数N=2と算出されている。そして(a)ではb≧a
であるため。d=b−aが実行されて(b)のようにd
が求められ、この演算結果dを被除数bへ代入するとと
もに演算ルーチン回数Nを1減算する。次に代入後の被
除数bと除数aとの関係は(c)に示すようにb<aで
あるため、d=b−aの減算は行われず、除数aのデー
タを1回右へシフトし、演算ルーチン回数Nを1減算す
る。
【0030】右へ1回シフトされた除数aと被除数bと
の関係は(d)のようにb≧aとなり、d=b−aが実
行される。ここでNは0となっているため、余りdは
(e)に示すように(d)に於ける減算結果となる。図
8は上記演算ブロックの動作フローチャートを示す。こ
のような余りを求める過程ではnビットの除算器の場合
従来最大n−1回の動作が必要であった過程が無くな
り。商を算出した時点で余りを算出することが可能とな
る。
【0031】上記の全ての過程を組み合わせて除算器を
構築すると、nビットの除算器において、n+1回のク
ロックに動作で除算が可能となる。図9は全ての過程を
組み合わせて除算器を構築した場合の算過程を示してお
り、(a)に示すように被除数bが34で、除数aが6
の除算を行う場合に、レジスタ1に除数aをセットし、
このレジスタ1に対応して設けたレジスタ2のデータに
より除数aのデータの下位側に(b)に示すように0を
付加する。
【0032】そしてセレクタ回路3とレジスタ4により
セットされた被除数とを比較し、(c)に示すb≧aを
満たす最大のシフト回数つまり演算ルーチン回数Nを求
める。次に商cを求める過程においては(d)乃至
(i)に示すようにd=b−aの減算実行の要、否の判
定に基づき、要の場合には減算実行と、商cのデータの
Nビット目への1の代入と、減算結果dの被除数bへの
代入と、除数aの1回の右シフトと、Nから1減算する
処理とを行い、減算実行の否場合には、商cのデータの
Nビット目への0の代入と、除数aの1回の右シフト
と、Nから1減算する処理とを行う。この動作はそれぞ
れ1クロックに同期する動作となる。
【0033】そしてNが0となって演算が終了した時の
(h)に示す演算結果dが(j)に示す余りdとなるの
である。
【0034】
【発明の効果】請求項1の発明は、nビットのデータで
除数、被除数を構成し、除数のnビットのデータの下位
にnビットの0列を付加して2nビットのデータを生成
し、この2nビットのデータから1ビットづつ左へシフ
トしたnビットのデータを同時的に取り出し、これらの
データ中、被除数以下で最大のデータを選択し、この選
択したデータの左シフト数を演算ルーチン回数とするの
で、データをシフトさせることなく演算ルーチン回数を
求めることができ、クロックに同期した1回の動作で完
了させることができて除算器の高速化が図れるという効
果がある。
【0035】請求項2の発明は、nビットのデータで除
数、被除数を構成し、演算ルーチンの回数だけ被除数か
ら除数を減算する演算を、被除数が除数以上で実行、被
除数が除数未満の場合には非実行とする過程を演算ルー
チン回数だけ行い、実行過程では商のデータ中、当該演
算ルーチン回数で示されるビット目に1を代入し、非実
行の過程では商のデータ中、当該演算ルーチン回数で示
されるビット目に0を代入して商を求めるので、データ
ビット代入、商のシフトという2つの過程が必要であっ
たのが、データの代入の過程のみとすることができ、n
ビットの除算器の場合、最大n回のクロックに同期した
動作で商を算出することができて除算器の高速化が図れ
るという効果がある。
【0036】請求項3の発明は、nビットのデータで除
数、被除数を構成し、演算ルーチンの回数だけ被除数か
ら除数を減算する演算を、被除数が除数以上で実行、被
除数が除数未満の場合には非実行とする過程を演算ルー
チン回数だけ行い、実行過程では減算結果を被除数に代
入した後除数のデータを右に1つシフトし、非実行の過
程では除数のデータを右に1つシフトする処理を行い演
算ルーチンの回数が0となったときの減算結果を余りと
するので、除数のみをシフト可能とするだけで、余りを
最終的に得ることができ、余りを桁合わせすることなく
算出することができるため除算器の高速化が図れるとい
う効果がある。
【0037】請求項4の発明は、除数のnビットのデー
タの下位にnビットの0列を付加して2nビットのデー
タを生成し、この2nビットのデータから1ビットづつ
左へシフトしたnビットのデータを同時的に取り出し、
これらのデータ中、被除数以下で最大のデータを選択
し、この選択したデータの左シフト数を演算ルーチン回
数とし、演算ルーチンの回数だけ被除数から除数を減算
する演算を、被除数が除数以上で実行、被除数が除数未
満の場合には非実行とする過程を演算ルーチン回数だけ
行い、実行過程では商のデータ中、当該演算ルーチン回
数で示されるビット目に1を代入し、非実行の過程では
商のデータ中、当該演算ルーチン回数で示されるビット
目に0を代入して商を求め、演算ルーチンの回数だけ被
除数から除数を減算する演算を、被除数が除数以上で実
行、被除数が除数未満の場合には非実行とする過程を演
算ルーチン回数だけ行う際に、実行過程では減算結果を
被除数に代入した後除数のデータを右に1つシフトし、
非実行の過程では除数のデータを右に1つシフトする処
理を行い演算ルーチンの回数が0となったときの減算結
果を余りとするので、nビットの除算器においてn+1
回のクロックに同期した動作で除算を完了させることが
でき、除算器の高速化が図れるという効果がある。
【図面の簡単な説明】
【図1】請求項1の発明の方法を実現した実施例のブロ
ック図である。
【図2】同上の説明図である。
【図3】請求項2の発明の方法を実現した実施例のブロ
ック図である。
【図4】同上の説明図である。
【図5】同上のフローチャートである。
【図6】請求項3の発明の方法を実現した実施例のブロ
ック図である。
【図7】同上の説明図である。
【図8】同上のフローチャートである。
【図9】請求項4の発明の説明図である。
【図10】従来例の説明図である。
【符号の説明】
1、2、4 レジスタ 3 セレクタ回路

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】演算ルーチンの回数を求める過程と、求め
    た演算ルーチンの回数に基づいて商を求める過程と、余
    りを求める過程とからなる除算器の除算方法において、
    nビットのデータで除数、被除数を構成し、除数のnビ
    ットのデータの下位にnビットの0列を付加して2nビ
    ットのデータを生成し、この2nビットのデータから1
    ビットづつ左へシフトした場合のnビットのデータを同
    時的に取り出し、これらのデータ中、被除数以下で最大
    のデータを選択し、この選択したデータの左シフト数を
    演算ルーチン回数とすることを特徴する除算器の除算方
    法。
  2. 【請求項2】演算ルーチンの回数を求める過程と、求め
    た演算ルーチンの回数に基づいて商を求める過程と、余
    りを求める過程とからなる除算器の除算方法において、
    nビットのデータで除数、被除数を構成し、演算ルーチ
    ンの回数だけ被除数から除数を減算する演算を、被除数
    が除数以上で実行、被除数が除数未満の場合には非実行
    とする過程を演算ルーチン回数だけ行い、実行過程では
    商のデータ中、当該演算ルーチン回数で示されるビット
    目に1を代入し、非実行の過程では商のデータ中、当該
    演算ルーチン回数で示されるビット目に0を代入して商
    を求めることを特徴とする除算器の除算方法。
  3. 【請求項3】演算ルーチンの回数を求める過程と、求め
    た演算ルーチンの回数に基づいて商を求める過程と、余
    りを求める過程とからなる除算器の除算方法において、
    nビットのデータで除数、被除数を構成し、演算ルーチ
    ンの回数だけ被除数から除数を減算する演算を、被除数
    が除数以上で実行、被除数が除数未満の場合には非実行
    とする過程を演算ルーチン回数だけ行い、実行過程では
    減算結果を被除数に代入した後除数のデータを右に1つ
    シフトし、非実行の過程では除数のデータを右に1つシ
    フトする処理を行い演算ルーチンの回数が0となったと
    きの減算結果を余りとすることを特徴とする除算器の除
    算方法。
  4. 【請求項4】演算ルーチンの回数を求める過程と、求め
    た演算ルーチンの回数に基づいて商を求める過程と、余
    りを求める過程とからなる除算器の除算方法において、
    nビットのデータで除数、被除数を構成し、除数のnビ
    ットのデータの下位にnビットの0列を付加して2nビ
    ットのデータを生成し、この2nビットのデータから1
    ビットづつ左へシフトしたnビットのデータを同時的に
    取り出し、これらのデータ中、被除数以下で最大のデー
    タを選択し、この選択したデータの左シフト数を演算ル
    ーチン回数とし、演算ルーチンの回数だけ被除数から除
    数を減算する演算を、被除数が除数以上で実行、被除数
    が除数未満の場合には非実行とする過程を演算ルーチン
    回数だけ行い、実行過程では商のデータ中、当該演算ル
    ーチン回数で示されるビット目に1を代入し、非実行の
    過程では商のデータ中、当該演算ルーチン回数で示され
    るビット目に0を代入して商を求め、演算ルーチンの回
    数だけ被除数から除数を減算する演算を、被除数が除数
    以上で実行、被除数が除数未満の場合には非実行とする
    過程を演算ルーチン回数だけ行う際に、実行過程では減
    算結果を被除数に代入した後除数のデータを右に1つシ
    フトし、非実行の過程では除数のデータを右に1つシフ
    トする処理を行い演算ルーチンの回数が0となったとき
    の減算結果を余りとすることを特徴とする除算器の除算
    方法。
JP31570294A 1994-11-25 1994-11-25 除算器の除算方法 Expired - Fee Related JP3477866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31570294A JP3477866B2 (ja) 1994-11-25 1994-11-25 除算器の除算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31570294A JP3477866B2 (ja) 1994-11-25 1994-11-25 除算器の除算方法

Publications (2)

Publication Number Publication Date
JPH08152995A JPH08152995A (ja) 1996-06-11
JP3477866B2 true JP3477866B2 (ja) 2003-12-10

Family

ID=18068527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31570294A Expired - Fee Related JP3477866B2 (ja) 1994-11-25 1994-11-25 除算器の除算方法

Country Status (1)

Country Link
JP (1) JP3477866B2 (ja)

Also Published As

Publication number Publication date
JPH08152995A (ja) 1996-06-11

Similar Documents

Publication Publication Date Title
EP0158530B1 (en) Nonrestoring divider
CN113032723B (zh) 一种矩阵乘法器的实现方法及矩阵乘法器装置
JP2008304921A (ja) 改善されたモジュラー減少演算子
JP2502836B2 (ja) 除算回路の前処理装置
US4692891A (en) Coded decimal non-restoring divider
JPS60140429A (ja) 10進乗算装置
US4677583A (en) Apparatus for decimal multiplication
JPH1195982A (ja) 演算処理回路及び演算処理方法並びに演算処理システム
JP3477866B2 (ja) 除算器の除算方法
JP3660075B2 (ja) 除算装置
JP2682142B2 (ja) 乗算装置
JPH0831024B2 (ja) 演算プロセッサ
JPS6155691B2 (ja)
JPH0368415B2 (ja)
JP2803442B2 (ja) 開平装置
JP2777265B2 (ja) 高基数開平演算装置
JPH1049347A (ja) 乗算器
JP3230349B2 (ja) 10進乗算器
JP2608090B2 (ja) 高基数非回復型除算装置
JPH08123667A (ja) 高速除算回路
JP5603609B2 (ja) ロジスティック写像の演算装置
SU661549A1 (ru) Арифметическое устройство
SU652560A1 (ru) Устройство дл умножени дес тичных чисел
JPH11134174A (ja) 演算回路
JPH0816366A (ja) 除算器およびその除算方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees