JPS6349102Y2 - - Google Patents
Info
- Publication number
- JPS6349102Y2 JPS6349102Y2 JP17804082U JP17804082U JPS6349102Y2 JP S6349102 Y2 JPS6349102 Y2 JP S6349102Y2 JP 17804082 U JP17804082 U JP 17804082U JP 17804082 U JP17804082 U JP 17804082U JP S6349102 Y2 JPS6349102 Y2 JP S6349102Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- circuit
- power supply
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は、直流出力回路に挿入されたトランジ
スタをオン、オフさせて、直流出力を開閉するよ
うにした直流電源回路に関し、例えば多出力タイ
プのスイツチング電源において、各出力をシーケ
ンス制御等によつて選択的に取出す必要のある場
合等に適用し得る。
スタをオン、オフさせて、直流出力を開閉するよ
うにした直流電源回路に関し、例えば多出力タイ
プのスイツチング電源において、各出力をシーケ
ンス制御等によつて選択的に取出す必要のある場
合等に適用し得る。
従来技術
多出力タイプのスイツチング電源等において、
各出力を選択的に取出す方法として、まず考えら
れる方法は、直流出力回路にリレー接点を直列に
挿入接続し、該リレー接点をシーケンス制御等に
よつてオン、オフさせる方法である。しかし、リ
レー接点の場合は、接触抵抗の増大とその経年変
化、接点のチヤタリング、負荷短絡時の短絡電流
による接点の破損、ラツシユ電流更にはリレーの
クリニング等の問題点がある。そこで、リレー接
点に代えて、トランジスタスイツチを用いる方法
が一般に採られる。第1図はトランジスタスイツ
チによる従来の直流電源回路の電気回路接続図で
ある。図において、1及び2は直流入力端子であ
る。図示はされていないが、該入力端子1及び2
の前段にはスイツチング電源の出力整流平滑回路
等が備えられており、この出力整流平滑回路を通
して端子1−2間に直流電圧Vinが入力される。
3及び4は出力端子であり、該出力端子3及び4
を通して負荷(図示しない)に直流出力電圧V0
が供給される。C1は入力コンデンサ、C2は出力
コンデンサである。
各出力を選択的に取出す方法として、まず考えら
れる方法は、直流出力回路にリレー接点を直列に
挿入接続し、該リレー接点をシーケンス制御等に
よつてオン、オフさせる方法である。しかし、リ
レー接点の場合は、接触抵抗の増大とその経年変
化、接点のチヤタリング、負荷短絡時の短絡電流
による接点の破損、ラツシユ電流更にはリレーの
クリニング等の問題点がある。そこで、リレー接
点に代えて、トランジスタスイツチを用いる方法
が一般に採られる。第1図はトランジスタスイツ
チによる従来の直流電源回路の電気回路接続図で
ある。図において、1及び2は直流入力端子であ
る。図示はされていないが、該入力端子1及び2
の前段にはスイツチング電源の出力整流平滑回路
等が備えられており、この出力整流平滑回路を通
して端子1−2間に直流電圧Vinが入力される。
3及び4は出力端子であり、該出力端子3及び4
を通して負荷(図示しない)に直流出力電圧V0
が供給される。C1は入力コンデンサ、C2は出力
コンデンサである。
Q1は入力端子1と出力端子3との間の直流出
力回路に直列に挿入接続されたトランジスタであ
り、該トランジスタQ1をオン、オフさせること
により、入力端子1,2から出力端子3,4への
直流出力が開閉される。
力回路に直列に挿入接続されたトランジスタであ
り、該トランジスタQ1をオン、オフさせること
により、入力端子1,2から出力端子3,4への
直流出力が開閉される。
Q2は前記トランジスタQ1をドライブするトラ
ンジスタ、Q3はトランジスタQ2をドライブする
トランジスタである。5及び6はトランジスタ
Q2を動作させる補助電源Vcを入力する補助電源
入力端子、C3は入力コンデンサ、R1はトランジ
スタQ2のコレクタとトランジスタQ1のベースに
接続された抵抗、R2はトランジスタQ3のコレク
タとトランジスタQ2のベースとの間に接続され
た抵抗である。7は前記トランジスタQ3のベー
スに接続されたベース入力端子である。該ベース
入力端子7には、例えばシケンス制御等により、
トランジスタQ3をオン、オフさせるための制御
信号が入力される。
ンジスタ、Q3はトランジスタQ2をドライブする
トランジスタである。5及び6はトランジスタ
Q2を動作させる補助電源Vcを入力する補助電源
入力端子、C3は入力コンデンサ、R1はトランジ
スタQ2のコレクタとトランジスタQ1のベースに
接続された抵抗、R2はトランジスタQ3のコレク
タとトランジスタQ2のベースとの間に接続され
た抵抗である。7は前記トランジスタQ3のベー
スに接続されたベース入力端子である。該ベース
入力端子7には、例えばシケンス制御等により、
トランジスタQ3をオン、オフさせるための制御
信号が入力される。
上記の従来回路において、ベース入力端子7に
トランジスタQ3をオンにする制御信号が入力さ
れると、トランジスタQ3がオンし、次いでトラ
ンジスタQ2がオンとなる。トランジスタQ2がオ
ンになると、トランジスタQ1のベースにドライ
ブがかかり、トランジスタQ1がオンとなるので、
入力端子1,2と出力端子3,4との間が導通
し、図示しない負荷に直流出力電圧V0が供給さ
れる。この場合、トランジスタQ1における損失
を減少させ、直流入力電圧vinに対する直流出力
電圧Voの降下分をできるだけ小さくするため、
一般には、トランジスタQ1をトランジスタQ2,
Q3等により飽和領域までドライブし、そのコレ
クタ電圧Vceを飽和電圧Vce satまで低下させ
る。従つて、直流出力電圧V0は直流入力電圧Vin
からトランジスタQ1のコレクタ飽和電圧Vce sat
を差引いた値、即ち直流入力電圧Vinにほぼ等し
い値になる。
トランジスタQ3をオンにする制御信号が入力さ
れると、トランジスタQ3がオンし、次いでトラ
ンジスタQ2がオンとなる。トランジスタQ2がオ
ンになると、トランジスタQ1のベースにドライ
ブがかかり、トランジスタQ1がオンとなるので、
入力端子1,2と出力端子3,4との間が導通
し、図示しない負荷に直流出力電圧V0が供給さ
れる。この場合、トランジスタQ1における損失
を減少させ、直流入力電圧vinに対する直流出力
電圧Voの降下分をできるだけ小さくするため、
一般には、トランジスタQ1をトランジスタQ2,
Q3等により飽和領域までドライブし、そのコレ
クタ電圧Vceを飽和電圧Vce satまで低下させ
る。従つて、直流出力電圧V0は直流入力電圧Vin
からトランジスタQ1のコレクタ飽和電圧Vce sat
を差引いた値、即ち直流入力電圧Vinにほぼ等し
い値になる。
従来技術の欠点
上述のように、トランジスタスイツチを用いて
直流出力を開閉する場合、従来は、スイツチとな
るトランジスタQ1を飽和領域までドライブして
動作させていたので、この動作状態で出力端子3
−4間が短絡たれた場合、βリミツトがかから
ず、大きな出力短絡電流が流れてしまい、トラン
ジスタQ1の安全動作領域を超過し、トランジス
タQ1を破壊してしまう等の問題があつた。この
問題を解決しようとすれば、トランジスタQ1と
して電力容量の大きいものを使用しなければなら
ず、コスト高になる。
直流出力を開閉する場合、従来は、スイツチとな
るトランジスタQ1を飽和領域までドライブして
動作させていたので、この動作状態で出力端子3
−4間が短絡たれた場合、βリミツトがかから
ず、大きな出力短絡電流が流れてしまい、トラン
ジスタQ1の安全動作領域を超過し、トランジス
タQ1を破壊してしまう等の問題があつた。この
問題を解決しようとすれば、トランジスタQ1と
して電力容量の大きいものを使用しなければなら
ず、コスト高になる。
本考案の目的
そこで本考案は、上述する従来からの問題点を
解決し、直流出力回路を開閉するスイツチトラン
ジスタを大容量化せずに、出力短絡電流をその安
全動作領域内に抑えることができるようにしたコ
ストの安価な直流電源回路を提供することを目的
とする。
解決し、直流出力回路を開閉するスイツチトラン
ジスタを大容量化せずに、出力短絡電流をその安
全動作領域内に抑えることができるようにしたコ
ストの安価な直流電源回路を提供することを目的
とする。
本考案の構成
上記目的を達成するため、本考案は、直流出力
回路に挿入されたトランジスタをオン、オフさせ
て、直流出力を開閉し得るようにした直流電源回
路において、前記トランジスタに直列に接続され
たインダクタと、該インダクタに誘起する電圧に
よつてドライブされ、前記トランジスタが不飽和
領域で動作するように該トランジスタをドライブ
する別のトランジスタとを備えることを特徴とす
る。
回路に挿入されたトランジスタをオン、オフさせ
て、直流出力を開閉し得るようにした直流電源回
路において、前記トランジスタに直列に接続され
たインダクタと、該インダクタに誘起する電圧に
よつてドライブされ、前記トランジスタが不飽和
領域で動作するように該トランジスタをドライブ
する別のトランジスタとを備えることを特徴とす
る。
実施例
第2図は本考案に係る直流電源回路の電気回路
接続図である。図において、第1図と同一の参照
符号は同一性ある構成部分を示している。この実
施例では、直流出力開閉用のトランジスタQ1の
出力側にインダクタLを直列に挿入接続すると共
に、該インダクタLの出力端と前記トランジスタ
Q1のベースとの間に別のトランジスタQ4を接続
した回路構成となつている。D1は保護用のダイ
オード、R3はトランジスタQ4のベース入力抵抗
である。前記保護用のダイオードD1はインダク
タLと並列に接続してもよい。
接続図である。図において、第1図と同一の参照
符号は同一性ある構成部分を示している。この実
施例では、直流出力開閉用のトランジスタQ1の
出力側にインダクタLを直列に挿入接続すると共
に、該インダクタLの出力端と前記トランジスタ
Q1のベースとの間に別のトランジスタQ4を接続
した回路構成となつている。D1は保護用のダイ
オード、R3はトランジスタQ4のベース入力抵抗
である。前記保護用のダイオードD1はインダク
タLと並列に接続してもよい。
上述のような回路構成であると、トランジスタ
Q1が飽和領域で動作している状態で、出力端3
−4間が短絡された場合の出力短絡電流の増大
を、トランジスタQ1のベース蓄積電荷が放出さ
れるまでの間は、前記インダクタLによつて抑制
すると同時に、インダクタLに生じる誘起電圧
ELをトランジスタQ4のベース・エミツタ間に加
えてこれをドライブすることにより、トランジス
タQ1に対するベースドライブのレベルを下げ、
トランジスタQ1の動作領域を飽和領域から不飽
和領域に移すことができる。従つて、出力短絡電
流の増大に対して、トランジスタQ1のβリミツ
トが加わるようになり、出力短絡電流がトランジ
スタQ1の安全動作領域内に抑えられる。
Q1が飽和領域で動作している状態で、出力端3
−4間が短絡された場合の出力短絡電流の増大
を、トランジスタQ1のベース蓄積電荷が放出さ
れるまでの間は、前記インダクタLによつて抑制
すると同時に、インダクタLに生じる誘起電圧
ELをトランジスタQ4のベース・エミツタ間に加
えてこれをドライブすることにより、トランジス
タQ1に対するベースドライブのレベルを下げ、
トランジスタQ1の動作領域を飽和領域から不飽
和領域に移すことができる。従つて、出力短絡電
流の増大に対して、トランジスタQ1のβリミツ
トが加わるようになり、出力短絡電流がトランジ
スタQ1の安全動作領域内に抑えられる。
第3図及び第4図は本考案に係る直流電源回路
の別の実施例の電気回路接続図である。図におい
て、第1図及び第2図と同一の参照符号は同一性
ある構成部分を示す。まず第3図の実施例では、
トランジスタQ2を省略し、トランジスタQ3をオ
ンしたときにトランジスタQ1をオフさせ、反対
にトランジスタQ3をオフしたときにトランジス
タQ1をオンさせるようにしてある。8は補助電
源入力端子、C4はコンデンサである。
の別の実施例の電気回路接続図である。図におい
て、第1図及び第2図と同一の参照符号は同一性
ある構成部分を示す。まず第3図の実施例では、
トランジスタQ2を省略し、トランジスタQ3をオ
ンしたときにトランジスタQ1をオフさせ、反対
にトランジスタQ3をオフしたときにトランジス
タQ1をオンさせるようにしてある。8は補助電
源入力端子、C4はコンデンサである。
次に第4図の実施例では、トランジスタQ1及
びQ4をPNP型のものによつて構成すると共に、
インダクタL及びトランジスタQ4をトランジス
タQ1の直流入力側に設けた回路構成となつてい
る。トランジスタQ1はトランジスタQ3のオン、
オフに追従してオン、オフする。
びQ4をPNP型のものによつて構成すると共に、
インダクタL及びトランジスタQ4をトランジス
タQ1の直流入力側に設けた回路構成となつてい
る。トランジスタQ1はトランジスタQ3のオン、
オフに追従してオン、オフする。
これらの各実施例の場合も、出力短絡時にイン
ダクタL及びトランジスタQ4により、トランジ
スタQ1を飽和領域から不飽和領域に移して、出
力短絡電流にβリミツタを加え、その増大を抑制
することができるから、第2図の場合と同様の作
用効果を得ることができる。
ダクタL及びトランジスタQ4により、トランジ
スタQ1を飽和領域から不飽和領域に移して、出
力短絡電流にβリミツタを加え、その増大を抑制
することができるから、第2図の場合と同様の作
用効果を得ることができる。
本考案の効果
以上述べたように、本考案は、直流出力回路に
挿入されたトランジスタをオン、オフさせて、直
流出力を開閉し得るようにした直流電源回路にお
いて、前記トランジスタに直列に接続されたイン
ダクタと、該インダクタに誘起する電圧によつて
ドライブされ、前記トランジスタが不飽和領域で
動作するように該トランジスタをドライブする別
のトランジスタとを備えることを特徴とするか
ら、直流出力回路を開閉するスイツチトランジス
タを大容量化せずに、出力短絡電流をその安全動
作領域内に抑えることができるようにした安価な
直流電源回路を提供することができる。
挿入されたトランジスタをオン、オフさせて、直
流出力を開閉し得るようにした直流電源回路にお
いて、前記トランジスタに直列に接続されたイン
ダクタと、該インダクタに誘起する電圧によつて
ドライブされ、前記トランジスタが不飽和領域で
動作するように該トランジスタをドライブする別
のトランジスタとを備えることを特徴とするか
ら、直流出力回路を開閉するスイツチトランジス
タを大容量化せずに、出力短絡電流をその安全動
作領域内に抑えることができるようにした安価な
直流電源回路を提供することができる。
第1図は従来の直流電源回路の電気回路接続
図、第2図乃至第4図は何れも本考案に係る直流
電源回路の実施例における電気回路接続図を示し
ている。 Q1,Q2,Q3,Q4……トランジスタ、L……
インダクタ。
図、第2図乃至第4図は何れも本考案に係る直流
電源回路の実施例における電気回路接続図を示し
ている。 Q1,Q2,Q3,Q4……トランジスタ、L……
インダクタ。
Claims (1)
- 直流出力回路に挿入されたトランジスタをオ
ン、オフさせて、直流出力を開閉し得るようにし
た直流電源回路において、前記トランジスタに直
列に接続されたインダクタと、該インダクタに誘
起する電圧によつてドライブされ、前記トランジ
スタが不飽和領域で動作するように該トランジス
タをドライブする別のトランジスタとを備えるこ
とを特徴とする直流電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17804082U JPS5981285U (ja) | 1982-11-25 | 1982-11-25 | 直流電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17804082U JPS5981285U (ja) | 1982-11-25 | 1982-11-25 | 直流電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5981285U JPS5981285U (ja) | 1984-06-01 |
JPS6349102Y2 true JPS6349102Y2 (ja) | 1988-12-16 |
Family
ID=30386649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17804082U Granted JPS5981285U (ja) | 1982-11-25 | 1982-11-25 | 直流電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5981285U (ja) |
-
1982
- 1982-11-25 JP JP17804082U patent/JPS5981285U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5981285U (ja) | 1984-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6349102Y2 (ja) | ||
US4899065A (en) | Pre-drive circuit | |
US4427902A (en) | Optimum transistor drive circuit with over load compensation | |
JPH0260093B2 (ja) | ||
JPS6135616A (ja) | 電界効果トランジスタ駆動回路 | |
JPH0412665A (ja) | スイッチング電源装置 | |
JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JPS585609B2 (ja) | 半導体スイッチ回路 | |
JP3707002B2 (ja) | スイッチ回路 | |
JP2805349B2 (ja) | スイッチング回路 | |
JPS6223268Y2 (ja) | ||
JPH055699Y2 (ja) | ||
KR850001950Y1 (ko) | 안정화 전원 회로 | |
JPH0416504Y2 (ja) | ||
JPH0847158A (ja) | 短絡回路 | |
JPH0330881Y2 (ja) | ||
JPH07118916B2 (ja) | スイツチング電源回路 | |
JPS599464Y2 (ja) | スイツチング回路における保護回路 | |
JPH0257376B2 (ja) | ||
JP2661331B2 (ja) | ベース駆動回路用電源回路 | |
JPH0428227Y2 (ja) | ||
JP4350839B2 (ja) | リンギングチョークコンバータ | |
JPH0724947Y2 (ja) | ゲートドライブ回路 | |
JPS6340314Y2 (ja) | ||
JPH03873Y2 (ja) |