JPH0428227Y2

JPH0428227Y2 -

Info

Publication number: JPH0428227Y2
Application number: JP8254387U
Authority: JP
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1992-07-08
Also published as: JPS63191886U

Description

【考案の詳細な説明】「産業上の利用分野」本考案は、スイツチング電源における過電圧保
護回路に関するものである。さらに詳しくは、最
近のスイツチング電源では高周波化が進むことに
よつて、小型化が可能になるとともに、従来、出
力側に設けられていた大容量の電解コンデンサに
代えて、高信頼性のフイルムコンデンサで置き換
えることが可能となつた。

本考案は、これにともなつて起る過電圧の障害
を除去するようにしたスイツチング電源の過電圧
保護回路に関するものである。

「従来の技術」従来のスイツチング電源は、第３図に示すよう
に、主トランス１の１次巻線２と主開閉素子であ
るMOSFET３とを直流電源４に直列に結合し、
前記主トランス１の２次巻線５に、整流ダイオー
ド６、転流ダイオード７、チヨークコイル８、コ
ンデンサ９からなる整流平滑回路を介して出力端
子１０，１１を結合し、この出力端子１０，１１
に、検出増幅回路１２、絶縁用フオトカプラ１３
を介して時比率制御IC１４を結合し、この時比
率制御IC１４の出力側に前記MOSFET３のゲー
トを結合してなるものである。なお、４０は、前
記時比率制御IC１４の電源である。

このようなスイツチング電源において、過電圧
時の障害は、前述のようにコンデンサ９を、大容
量電解コンデンサから小容量のフイルムコンデン
サに置き換えたことによつて表面化したが、この
障害を第４図にもとづいて説明する。V₀₀は設定
された出力電圧、I₀は出力電流である。T₁時点に
おいて、出力電流I₀が全負荷から零まで急変する
と、第３図のチヨークコイル８中に蓄えられてい
た電磁エネルギーは負荷側に放出され、出力電圧
V₀₀は上昇しようとし、これを検出したフイード
バツク系の検出増幅回路１２、時比率制御IC１
４の作用によつてMOSFET３の時比率は絞り込
まれて出力電圧V₀₀は理想的には第４図ａの実線
特性のようにわずかな上昇V₀₁のみですぐに設定
された所定値に引き下げられることが望ましい。
ところが、このT₁の瞬時においてはこのフイー
ドバツク系の応答は間に合わず、T₁以前におい
て蓄えられていたチヨークコイル８の電磁エネル
ギー１／２I₀ ²Ｌはコンデンサ９の１／２Ｃ△Ｖ＝１／２Ｃ（V₀₁−V₀₀）によつて吸収される。つまり１／２（I₀−０）²Ｌ＝１／２Ｃ（V₀₁−V₀₀）² …(1) Ｌ：チヨークコイル８のインダクタンス値Ｃ：コンデンサ９のキヤパシタンス値 (1)式を観察するに左辺の出力電流I₀の変化は変
更できない。また、インダクタンス値Ｌを小さく
すると出力リツプルが増大したり、またフイード
バツク系の不安定さをまねく等の障害がある。し
たがつて、左辺を一定値Ｋと置いて右辺を検討す
ると、Ｋ＝１／２Ｃ（V₀₁−V₀₀）² V₀₁−V₀₀＝√2／√ …(2) 例えばキヤパシタンス値Ｃは通常スイツチング
レギユレータにおいて、電解コンデンサの場合、
10000μFを実装することが大きさと価格からみて
一般的であるが、これを積層セラミツクまたはフ
イルムコンデンサ等の高信頼性のものを用いる
と、大きさと価格からみて100μF程度が限界であ
る。

このような場合、負荷急変したT₁時の出力電
圧V₀のはね上り値V₀′−V₀は10000μFと100μFと
ではとなり、(3)式のように10倍の差を生ずる。

このはね上り電圧は第４図ａの実線と点線の差
である。

このとき、第４図のVOPを過電圧保護の検出
点に設定すると、負荷遮断毎に過電圧回路が動作
することになる。通常、過電圧の保護は出力電圧
V₀₀がV_OPを越えるとMOSFET３の制御電圧を落
し、このMOSFET３を遮断し、この状態をホー
ルドすることで行われるので、その度毎にスイツ
チング電源は出力を停止し致命的な運転上の障害
となるという問題点があつた。

「問題点を解決するための手段」本考案は上述のような問題点を解決するために
なされたもので、主トランス１と１個または複数
個の主開閉素子３を直列に接続してなるチヨツパ
回路で直流電源をチヨツピングし、前記主トラン
ス１の２次側の交流電圧を平滑化して直流出力を
得、かつこの直流出力を検出増幅回路１２を介し
て時比率制御用IC１４に入力し、このIC１４の
出力にて前記主開閉素子３の開閉を制御するよう
にしたスイツチング電源回路において、直流出力
側１０，１１に、過電圧値を設定する過電圧検出
回路１５を設けるとともに、この過電圧検出回路
１５の作動時に作動するスイツチング素子１７を
結合し、このスイツチング素子１７に、過電圧時
の出力電流を流すためのダミー負荷としての低抵
抗１８を結合し、この抵抗１８の両端に、抵抗２
０とコンデンサ１９からなる時定数回路を結合
し、このコンデンサ１９と並列に、フオトサイリ
スタ２１の発光素子２２を接続し、このフオトサ
イリスタ２１の受光素子２９を介して、前記時比
率制御用IC用電源４０ａ，４０ｂの動作停止点
を負荷に結合してなることを特徴とするスイツチ
ング電源の過電圧保護回路である。

「作用」負荷電流が急激に零になると、出力電圧は急激
に上昇する。この出力電圧が過電圧検出回路で設
定した過電圧値を越えると、スイツチング素子が
作動する。すると、出力電流のうち平滑用コンデ
ンサに吸収された電流以外の電流が低抵抗を介し
てスイツチング素子を通して流れる。そのため、
過電圧は設定値に抑制される。

スイツチング電源に故障があつて出力電圧が設
定電圧となり、トランジスタのターンオンによ
り、ダミー負荷としての抵抗に、電流がながれ、
そのまま時定数ιを経過すると、コンデンサの充
電電圧は、発光素子のスレシユホールド電圧に達
し、フオトサイリスタは動作し、トランジスタの
ベースを負側に接続してオフにし、ICの電源を
遮断し、全回路の必要な保護機能を果す。

「実施例」以下、本考案の一実施例を図面に基づき説明す
る。

第１図において、４は直流電源で、この直流電
源４には、チヨツパ回路を構成する主開閉素子
（MOSFET）３と主トランス１の１次巻線２と
が直列に結合されている。

前記主トランス１の２次巻線５には、整流ダイ
オード６、転流ダイオード７、平滑用のリアクタ
８とコンデンサ９からなる直流平滑回路を介して
出力端子１０，１１が結合されている。この出力
端子１０，１１にはまた、誤差検出増幅回路１２
が絶縁手段としてのフオトカプラ１３を介して時
比率制御IC１４の制御信号の入力端子に結合さ
れている。

前記出力端子１０，１１には過電圧検出回路と
してのツエナーダイオード１５と抵抗１６が結合
され、このツエナーダイオード１５と抵抗１６の
結合点にスイツチング素子であるトランジスタ１
７のベースを結合し、このトランジスタ１７のコ
レクタと出力端子１０との間に、ダミー負荷とし
ての低抵抗１８を結合し、エミツタを接地する。
前記低抵抗１８の両端には、コンデンサ１９と抵
抗２０の時定数回路を結合し、かつこのコンデン
サ１９の両端にフオトサイリスタ２１の発光素子
２２を結合する。

前記主トランス１には、IC電源用の３次巻線
２３を設け、この３次巻線２３の一端はダイオー
ド２４を介して一方のトランジスタ２５のコレク
タとコンデンサ２６に結合され、他端は直流電源
４の負側に結合されている。前記一方のトランジ
スタ２５のエミツタは、コンデンサ３１に結合さ
れるとともに、前記IC１４の電源入力端子に結
合され、ベースは、ツエナーダイオード２７、抵
抗３７、ダイオード２８に結合されている。そし
て、これらの回路によつて、起動後のIC電源４
０ａが構成されている。

他方のトランジスタ３２のベースは、ダイオー
ド３３、ツエナーダイオード３４、抵抗３５に結
合され、コレクタは、抵抗３６に結合されてい
る。そして、これらの回路によつて、起動用の
IC電源４０ｂが構成されている。

これらの起動後のIC電源４０ａと起動用の補
助電源４０ｂにおけるダイオード２８と３３のカ
ソード側の接続点は、故障時に、ツエナーダイオ
ード２７と３４を負側に結合して電源動作を停止
するため、前記フオトサイリスタ２１の受光素子
２９に結合され、受光素子２９がオンしたとき、
起動後のIC電源４０ａと起動用の補助電源４０
ｂは、ともに作動を停止する。

以上の回路の動作を、第２図に基づいて説明す
る。

(1) 全負荷から無負荷になつた場合第２図ｂのように、T₁時に負荷電流I₀が急激に
零となると、出力電圧V₀は、ａのように上昇す
る。すると、ツエナーダイオード１５によつて予
め設定された設定過電圧値V_OPに達して、ｃのよ
うに、トランジスタ１７はターンオンされる。こ
のトランジスタ１７のターンオンにより、ダミー
負荷としての抵抗１８に、電流Ipがながれるが、
この抵抗１８は、極めて小さい値であるので、出
力電圧V₀→V_OPに達する間に、コンデンサ９に吸
収された以外の電流Ipは、ｄのように、この低抵
抗１８を流れる。そのため、出力電圧V₀のオー
バシユートはV_OP値に抑制される。

T₂時に至つてV₀＜V_OPになると、ツエナーダイ
オード１５は遮断し、トランジスタ１７はターン
オフされる。無負荷のため、後は出力回路内の抵
抗などによる微小な損失によつて正常値V₀₀まで
低下し、その後フイードバツク系の正常な動作に
より出力電圧V₀は一定値に制御される。なお、
トランジスタ１７のオフ時におけるコンデンサ１
９の充電電圧は、ｅに示すように、T₂時には、
まだ発光素子２２のスレシユーホールド電圧に達
していないため、〓に示すように、IC電源４０
ａ，４０ｂは作動を停止することなくIC１４に
電力を供給している。すなわち、抵抗２０とコン
デンサ１９の時定数ιを、第２図のT₁−T₂時間
以上に設定して置けば、すでにT₂時にトランジ
スタ１７は遮断されるのでフオトサイリスタ２１
は動作せず、スイツチング電源の正常運転を妨げ
ない。

(2) 故障した場合 T₃時に、スイツチング電源に故障があつて出
力電圧がV_OPとなり、トランジスタ１７のターン
オンにより、ダミー負荷としての抵抗１８に、電
流Ipがながれ、そのまま時定数ιを経過すると、
コンデンサ１９の充電電圧は、ｅに示すように、
T₄時に発光素子２２のスレシユホールド電圧に
達し、フオトサイリスタ２１は動作し、トランジ
スタ２５，３２のベースを負側に接続してオフに
し、IC１４の電源４０ａ，４０ｂを遮断し、全
回路の必要な保護機能を果たすものである。

「考案の効果」全負荷から無負荷に、急激に負荷電流が零にな
つたような場合、従来、過電圧設定値を瞬間的に
オーバーして、回路全体を停止しなければならな
かつたが、本考案によれば、ダミーの低抵抗でこ
れを検知し、時定数回路の設定値以下であれば、
そのまま停止することなく運転を継続でき、運転
上の障害がなくなる。また、故障時には時定数回
路の設定値以上になれば、ICの電源を遮断し、
スイツチング電源の運転を停止して回路の保護機
能を発揮できる。

【図面の簡単な説明】

第１図は本考案による過電圧保護回路の一実施
例を示す電気回路図、第２図は第１図の各部の波
形図、第３図は従来の回路図、第４図は第３図の
各部の波形図である。１……主トランス、２……１次巻線、３……主
開閉素子、４……直流電源、５……２次巻線、１
２……検出増幅回路、１４……電源用IC、１５
……過電圧検出用ツエナーダイオード、１８……
低抵抗、１９……コンデンサ、２０……抵抗、２
１……フオトサイリスタ、４０，４０ａ，４０ｂ
……IC用電源。

Claims

【実用新案登録請求の範囲】

主トランス１と１個または複数個の主開閉素子
３を直列に接続してなるチヨツパ回路で直流電源
をチヨツピングし、前記主トランス１の２次側の
交流電圧を平滑化して直流出力を得、かつこの直
流出力を検出増幅回路１２を介して時比率制御用
IC１４に入力し、このIC１４の出力にて前記主
開閉素子３の開閉を制御するようにしたスイツチ
ング電源回路において、直流出力側１０，１１
に、過電圧値を設定する過電圧検出回路１５を設
けるとともに、この過電圧検出回路１５の作動時
に作動するスイツチング素子１７を結合し、この
スイツチング素子１７に、過電圧時の出力電流を
流すためのダミー負荷としての抵低抗１８を結合
し、この抵抗１８の両端に、抵抗２０とコンデン
サ１９からなる時定数回路を結合し、このコンデ
ンサ１９と並列に、フオトサイリスタ２１の発光
素子２２を接続し、このフオトサイリスタ２１の
受光素子２９を介して、前記時比率制御用IC用
電源４０ａ，４０ｂの動作停止点を負側に結合し
てなることを特徴とするスイツチング電源の過電
圧保護回路。