JPS6343626Y2

JPS6343626Y2 -

Info

Publication number: JPS6343626Y2
Application number: JP1465079U
Authority: JP
Priority date: 1979-02-07
Filing date: 1979-02-07
Publication date: 1988-11-14
Also published as: JPS55118330U

Description

【考案の詳細な説明】本考案は情報記録円盤再生機のノイズ除去回路
に関する。

情報記録円盤たとえば光学式のビデオデイスク
は塩化ビニール製円板の表面上にFM変調信号を
うずまき状に配列されたピツトとして記録されて
いる。この種デイスクはビデオ情報を記録する以
外に、その高帯域特性を活かしてオーデイオ情報
をPCM（パルスコード変調）信号として記録し、
再生するPCMデイスクとしての開発が盛んに行
なわれている。

この場合、PCM、ビデオ各デイスクを同一プ
レーヤで再生可能とするために、PCM信号も
FM変調してデイスクに記録することが考えられ
る。PCM信号の形式として色々なものが考えら
れるが、一般的にはデータシンクとデータ部とか
ら構成するものがある。そしてデータシンクは
PCMデイジタル信号をもとのアナログ信号に再
変換する際の基準となるデイジタルクロツクを再
生するためと、データ部分の開始点を規定するた
めに利用される。したがつてこのデータシンクは
その位相及びパルス幅が可及的に正確に再生され
る必要がある。第４図ａはこのPCM信号をFM
変調して記録したデイスクを第１図の再生機に装
填して復調したときの復調信号の１例を示したも
のである。図中Ｓはデータシンクであり、Ｄはデ
ータ部である。またDOはドロツプアウトを示し
ている。第１図において、１はデイスク上の記録
形式に応じて光学的、電気機械的、若しくは静電
的に記録信号を電気信号に変換するピツクアツプ
（実施例では光学的のもの）であり、２はFM復
調回路、３，４は第１、第２の電圧比較回路であ
る。各電圧比較回路３，４はそれぞれ基準レベル
を持つており、そのレベル以上では出力を「１」、
それ以下では「０」とするようにしていて、
PCM信号のデータシンクＳとデータ部Ｄを分離
するようにしている。そして第１図では省略して
いるが、これら両信号を適宜デイジタル処理して
アナログのオーデイオ信号を得ることができる。

ところでデイスクから抽出される信号にはデイ
スク上に付着したゴミやキズ或いは収録時のゴ
ミ、キズ等で第４図ａに示すようなドロツプアウ
トDOの発生が避けられない。データ部に発生す
るドロツプアウトは、デイスクに信号を記録する
場合、ドロツプアウトが生じてその部分のデータ
が記録時のデータと異なつてもそれを検出する手
段たとえば同じデータを時間を離して２回宛デイ
スクに記録する等の工夫を採ることにより問題と
はならないが、データシンクはここからデータ処
理のためのスタート点を決めまたマスタークロツ
クを発生させるために利用するので、この部分で
のドロツプアウトは誤動作の原因になり除去する
必要がある。

これを除去する１つの方法として第２図に示す
様な構成のものがある。これはデータシンクが周
期的に存在することを利用するもので、周期がた
とえばNTSC方式テレビジヨン受像機（以下TV
という）の水平線周期（Ｈ、約63.5μ秒）に一致
するものに選ばれているとして、第２電圧比較回
路４からの出力信号すなわちデータシンク信号の
直接信号と、それの1H遅延信号とのアンドをと
るものである。第２図において５は1H遅延回路
であり、その入力信号（第４図ｂ）は第４図ｃに
示す如く遅延される。６はアンド回路であり、第
４図ｂ，ｃのアンドをとつて同図ｄの様にドロツ
プアウトを除去したデータシンク信号を出力す
る。この場合、データシンク部分にドロツプアウ
トが発生し電圧比較回路４で検出レベルに達しな
い場合、データシンク信号は第４図ｂに破線で示
すように、この部分のデータシンクは欠落してし
まう。これを、1H遅延させた第４図ｃの信号も
その部分が欠落する。したがつてこれらのアンド
をとると同図ｄに示す様に、１回のデータシンク
の欠落にかかわらず２回にわたり目的のデータシ
ンクが欠落する結果となる。しかし、これは誤ま
つて発生するよりもむしろ望ましく、その後の適
当な回路処理によりほとんど問題とはならない。
この様に第２図の回路は、データシンク部分のド
ロツプアウトによる偽のデータシンクを発生する
ことを防止することができる。しかしながらこの
方法には実際上問題がある。それはデイスク回転
により発生するジツタである。デイスクはモータ
により回転させられているためモータの回転ムラ
によりジツタが発生するし、またデイスク取付時
の偏芯によつてもジツタが発生する。この様にジ
ツタが発生しているときに第２図において、非遅
延と1H遅延した各データシンクのアンドをとる
と、第５図ａ，ｂに示す様に、上記の原因により
２つの信号には若干の時間的ずれが発生する（各
信号は第４図ｂ，ｃに対応する）。従つてこれら
のアンドをとると第５図ｃに示す様に、データシ
ンクの発生する位置及びその幅が変化することに
なる。これらが変化すると、データを処理するた
めのスタート位置及びデータシンクをもとに作る
マスタークロツクがデイスクのジツタの影響を受
けることになり、好ましいことではない。

さらに他のドロツプアウト対策としてドロツプ
アウトを含む信号をデータシンクの周期に関連す
る周波数の電圧制御発振回路を持つフエーズロツ
クループ（PLL）回路に付与するPLL方式があ
るが、それは光学式の様に、データシンクとドロ
ツプアウトの区別が難しいものにおいてはデータ
シンクとは別の位置で位相ロツクをしてしまう誤
動作が認められ、これまた好ましいものではなか
つた。

本考案はこの点にかんがみなされたものであ
る。すなわち本考案は第２図に示したものと同じ
く遅延手段を備えるが、同回路の様にジツターに
よる影響を受けないノイズ除去回路を提供しよう
とするものである。更に言えば本考案は周期的に
くり返えされる信号からノイズを除去する目的
で、信号を一定時間遅延した信号と、元の信号を
くり返し周期に相当する期間だけ遅延させた後、
本来の幅よりも広い一定幅に変換した信号とのア
ンドをとるようにしたものである。

次に本考案をPCMデイスクに適用した実施例
について第３図のブロツク図、及び第６図の信号
波形のタイムチヤートを参照して説明する。電圧
比較回路４に至る系は第１図のものと同様である
ので説明を省略する。この電圧比較回路４は第６
図ａに示す様に周期Ｔ（1H，Ｈは水平線周期）
の、TTLレベルのデータシンクを出力する。こ
のデータシンク信号は遅延時間（t₁）が周期Ｔに
比し十分に短かい第１遅延回路６に付与され、全
体に一様に遅延した同図ｂに示す様な信号を出力
する。またこのデータシンク信号は遅延時間が周
期Ｔに一致する1Hである第２遅延回路７にも付
与され、同図Ｃに示す様に1H遅延した信号を出
力する。この1H遅延出力はこの信号でトリガさ
れる単安定マルチバイブレータで構成するゲート
信号作成回路８に付与され、同図ｄに示す様に第
１遅延回路６からの遅延出力信号（同図ｂ）をゲ
ートすることができる該信号よりも幅広のゲート
信号を作成する。時間（t₂）は単安定マルチバイ
ブレータの準安定時間である。第１遅延回路６か
らの遅延出力信号とゲート信号作成回路８からの
ゲート信号とはアンド回路９に付与され、同図ｅ
に示す信号が得られる。この信号には図からも明
らかな様にドロツプアウト成分が除去されてお
り、必要なデータシンク成分のみが取り出されて
いる。そして第３図に示した構成では、第２図の
構成に比べ、電圧比較回路により取り出された信
号の１方は第１遅延回路によりある時間一様に遅
延され、又1H遅延された信号は、一定幅のパル
スに変換されているため、第１遅延回路の遅延時
間及び単安定マルチバイブレータの準安定時間を
適当に選択すると、第７図に示す様に本来のデー
タシンク信号（同図ａ）はこれを1H遅延した後
整形したゲート信号（同図ｂ）よりも幅が狭いた
め両者のアンドをとると同図ｃに示す様に本来の
データシンク（同図ａと同様のもの）をとり出す
ことができ、デイスクの回転ムラ、偏芯による影
響を除去することが可能となる。又このようにす
ることにより、1H遅延回路に利用される1H遅延
線の精度が多少低下してもよく、例えば家庭用ビ
デオテープレコーダのドロツプアウト補償回路に
利用されている安価なものを使用することができ
る。

第８図は第３図のブロツク図の一部を実体配線
図で置換したものであり、以下これについて概略
説明する。端子Ａには第６図ａに示すドロツプア
ウトを含むデータシンクが入力され、そのレベル
は「ハイ」部分で５ボルト、「ロウ」部分で０ボ
ルトのTTLレベルである。入力された信号は、
バツフア１０（例えばTTLのSN7407）を通り、
分布定数型の遅延線１１へ入力され、例えば1μ
秒遅延させた後、先程と同様のバツフア１２を通
り、一定時間遅延した信号（第６図ｂ）が端子Ｂ
に得られる。抵抗R₁，R₂は遅延線１１のインピ
ーダンス整合用の抵抗である。一方、バツフア１
３を通した信号（図中の記号Ｃ）はコンデンサ
C₁、抵抗R₃を通りパルスの「ハイ」の部分でト
ランジスタTR₁をオンにする。このトランジスタ
TR₁がオンになると、抵抗R₄及びコンデンサC₂、
コイルL₁によつて構成する共振回路１４を、コ
レクタ電流が流れるからこの共振回路１４により
図中に示した様なその共振周波数のリンギング電
圧が端子Ｄに発生する。従つてこの共振周波数を
次に接続されている1H遅延線７の中心周波数
（例えば3.58MHz）と一致する様に選択する。こ
うして発生したリンギング電圧をトランジスタ
TR₂のエミツタホロワ回路により1H遅延線７に
入力する。抵抗R₅，R₆及びコイルL₂，L₃は1H遅
延線のインピーダンス整合用である。

1H遅延線７により入力信号は正確に1H遅延さ
れて、端子Ｅには図示の1H遅延された信号が得
られる。この遅延信号は遅延線を通過することに
より振幅が低下しているから、次の抵抗R₇，R₈、
トランジスタTR₃、コンデンサC₄、及びコイル
L₄で構成される同調形アンプ１５で低下した振
幅を増幅し、端子Ｆには図示の様な信号が得られ
る。このリンギング信号の最初の立ち下り部分を
利用して次の単安定マルチバイブレータ１６を動
作させてその出力端子Ｇに数μ秒幅のパルスを発
生させる。これが第６図ｄのゲート信号である。
そして端子Ｂ，Ｇからの信号は２つのナンド回路
１７，１８で構成したアンド回路１９に入力さ
れ、その出力端子Ｈには第６図ｅに示す様にドロ
ツプアウト成分を除去した、目的の信号のみを取
り出すことができる。

【図面の簡単な説明】

第１図は従来のプレーヤの復調回路のブロツク
図である。第２図は従来のノイズ除去回路のブロ
ツク図である。第３図は本考案の１実施例の要部
ブロツク図である。第４図は第１図及び第２図の
動作説明に供する各部信号のタイムチヤートであ
る。第５図は第２図のものの欠点を説明するため
の波形図である。第６図は第３図の動作説明に供
する各部信号のタイムチヤートである。第７図は
本考案の効果を説明するための波形図である。第
８図は第３図のブロツク図の一部を実体配線図で
示したものである。１……ピツクアツプ（再生手段）、６……第１
遅延回路（手段）、７……第２遅延回路（手段）、
８……ゲート信号作成回路（手段）、９……アン
ド回路（手段）。

Claims

【実用新案登録請求の範囲】

周期的信号を収録した情報記録円盤から該周期
的信号を再生する手段と、再生した周期的信号を
該周期的信号の周期に比し短かい一定時間だけ遅
延する第１遅延手段と、前記再生した周期的信号
をその周期に相当する時間だけ遅延する第２遅延
手段と、この第２遅延手段からの出力信号のパル
ス幅の拡大量を前記第１手段の遅延量以上に設定
して成るゲート信号を形成導出するゲート信号作
成手段と、前記第１遅延手段と前記ゲート信号作
成手段の各出力信号のアンドをとる手段と、を備
えてなる情報記録円盤再生機のノイズ除去回路。