JPS6339123B2 - - Google Patents
Info
- Publication number
- JPS6339123B2 JPS6339123B2 JP55125756A JP12575680A JPS6339123B2 JP S6339123 B2 JPS6339123 B2 JP S6339123B2 JP 55125756 A JP55125756 A JP 55125756A JP 12575680 A JP12575680 A JP 12575680A JP S6339123 B2 JPS6339123 B2 JP S6339123B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- bias voltage
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は集積回路に係り、特に信号入力端子あ
るいは信号出力端子と集積回路内部素子との間に
接続される高インピーダンス回路に関する。
るいは信号出力端子と集積回路内部素子との間に
接続される高インピーダンス回路に関する。
この種の高インピーダンス回路の一例として、
第1図に示すように、集積回路1の信号入力端子
2と増幅器3との接続点Aに直流電圧発生回路4
の出力端Bから増幅器3の動作点電圧に相当する
直流バイアスを連続的に供給するための直流電圧
バイアス回路5がある。なお、第1図中6は電源
端子、7は集積回路1外に接続された入力信号結
合用コンデンサである。上記したような集積回路
1において、前記バイアス回路5として従来は第
2図に示すようにエンハンスメント形のMOS−
FET(金属酸化膜電界効果トランジスタ、以下ト
ランジスタと言う。)11が用いられている。す
なわち、NチヤンネルあるいはPチヤンネル形の
トランジスタ11のドレイン・ソース間が前記増
幅器3の入力端Aと直流電圧発生回路4の出力端
Bとの間に接続され、ゲートが前記電源端子6に
接続されている。
第1図に示すように、集積回路1の信号入力端子
2と増幅器3との接続点Aに直流電圧発生回路4
の出力端Bから増幅器3の動作点電圧に相当する
直流バイアスを連続的に供給するための直流電圧
バイアス回路5がある。なお、第1図中6は電源
端子、7は集積回路1外に接続された入力信号結
合用コンデンサである。上記したような集積回路
1において、前記バイアス回路5として従来は第
2図に示すようにエンハンスメント形のMOS−
FET(金属酸化膜電界効果トランジスタ、以下ト
ランジスタと言う。)11が用いられている。す
なわち、NチヤンネルあるいはPチヤンネル形の
トランジスタ11のドレイン・ソース間が前記増
幅器3の入力端Aと直流電圧発生回路4の出力端
Bとの間に接続され、ゲートが前記電源端子6に
接続されている。
ところが、第1図に示したような回路において
は、電源端子6および信号入力端子2は共に集積
回路1の外部に導出されているので、両端子2,
6に何らかの原因により高電圧が印加された場合
に、第2図中点線矢印で示すような電流経路が形
成されてトランジスタ11のゲートが静電破壊さ
れる可能性がある。実際には150V程度の電圧で
破壊されるものもある。このようなゲート破壊が
生じると、電源端子6の電源電圧が増幅器3の入
力に加わり、正常な増幅動作が得られなくなる。
は、電源端子6および信号入力端子2は共に集積
回路1の外部に導出されているので、両端子2,
6に何らかの原因により高電圧が印加された場合
に、第2図中点線矢印で示すような電流経路が形
成されてトランジスタ11のゲートが静電破壊さ
れる可能性がある。実際には150V程度の電圧で
破壊されるものもある。このようなゲート破壊が
生じると、電源端子6の電源電圧が増幅器3の入
力に加わり、正常な増幅動作が得られなくなる。
本発明は上記の事情に鑑みてなされたもので、
集積回路の信号入力端子あるいは信号出力端子と
集積回路内部のバイアス電圧発生手段との間にデ
プレツシヨン形トランジスタのドレイン・ソース
間を接続し、このトランジスタのゲートを直接あ
るいはインピーダンス素子を介してソースあるい
はドレインに接続することによつて、ゲートと集
積回路の電源端子とを電気的に分離した状態でト
ランジスタを一定の高インピーダンス状態とする
ことができ、上記トランジスタのゲートの静電破
壊を防止し得る集積回路の高インピーダンス回路
を提供するものである。
集積回路の信号入力端子あるいは信号出力端子と
集積回路内部のバイアス電圧発生手段との間にデ
プレツシヨン形トランジスタのドレイン・ソース
間を接続し、このトランジスタのゲートを直接あ
るいはインピーダンス素子を介してソースあるい
はドレインに接続することによつて、ゲートと集
積回路の電源端子とを電気的に分離した状態でト
ランジスタを一定の高インピーダンス状態とする
ことができ、上記トランジスタのゲートの静電破
壊を防止し得る集積回路の高インピーダンス回路
を提供するものである。
以下、図面を参照して本発明の一実施例を詳細
に説明する。
に説明する。
第3図は第1図の直流電圧バイアス回路5に本
発明を適用した一例を示すものであり、31はN
チヤンネル形あるいはPチヤンネル形のデプレツ
シヨン形のトランジスタ(MOS−FET)であ
る。このトランジスタ31のドレイン・ソース間
は前記増幅器3の入力端Aとバイアス電圧発生手
段としての直流電圧発生回路4の出力端Bとの間
に接続され、ゲートはドレイン・ソースのうち信
号入力端子側の電極にインピーダンス素子32を
介して接続されている。このインピーダンス素子
32は、上記トランジスタ31のゲート・ドレイ
ンもしくはゲート・ソース間に寄生的につく抵抗
である。
発明を適用した一例を示すものであり、31はN
チヤンネル形あるいはPチヤンネル形のデプレツ
シヨン形のトランジスタ(MOS−FET)であ
る。このトランジスタ31のドレイン・ソース間
は前記増幅器3の入力端Aとバイアス電圧発生手
段としての直流電圧発生回路4の出力端Bとの間
に接続され、ゲートはドレイン・ソースのうち信
号入力端子側の電極にインピーダンス素子32を
介して接続されている。このインピーダンス素子
32は、上記トランジスタ31のゲート・ドレイ
ンもしくはゲート・ソース間に寄生的につく抵抗
である。
このような構成によれば、デプレツシヨン形の
トランジスタ31は一定の高インピーダンス状態
を呈する。そしてこのトランジスタ31は、ゲー
トが集積回路1の電源端子6とは接続されておら
ず、電気的に分離されているので、集積回路1の
外部から信号入力端子2や電源端子6に高電圧が
印加された場合でも、ゲート・ソース間あるいは
ゲート.ドレイン間に電流経路が形成されること
はなく、ゲートの静電破壊が生じることはない。
トランジスタ31は一定の高インピーダンス状態
を呈する。そしてこのトランジスタ31は、ゲー
トが集積回路1の電源端子6とは接続されておら
ず、電気的に分離されているので、集積回路1の
外部から信号入力端子2や電源端子6に高電圧が
印加された場合でも、ゲート・ソース間あるいは
ゲート.ドレイン間に電流経路が形成されること
はなく、ゲートの静電破壊が生じることはない。
なお、第4図はデプレツシヨン形のトランジス
タ31のゲートを、ドレイン・ソースのうち直流
電圧発生回路側電極にインピーダンス素子32を
介して接続したものであり、上記実施例と同様の
効果が得られる。
タ31のゲートを、ドレイン・ソースのうち直流
電圧発生回路側電極にインピーダンス素子32を
介して接続したものであり、上記実施例と同様の
効果が得られる。
さらに、第5図、第6図はデプレツシヨン形の
トランジスタ31のゲートを、信号入力端子側電
極または直流電圧発生回路側電極に直接に接続し
たものであり、前記実施例とほぼ同様の効果が得
られる。
トランジスタ31のゲートを、信号入力端子側電
極または直流電圧発生回路側電極に直接に接続し
たものであり、前記実施例とほぼ同様の効果が得
られる。
また本発明に係る高インピーダンス回路は、集
積回路内で信号入力端子に接続される場合に限ら
れず、集積回路内で信号出力端子に接続される場
合もあることは言うまでもない。
積回路内で信号入力端子に接続される場合に限ら
れず、集積回路内で信号出力端子に接続される場
合もあることは言うまでもない。
本発明は上述したように集積回路における高イ
ンピーダンス用トランジスタのゲートの静電破壊
を防止し得る高インピーダンス回路を提供でき
る。
ンピーダンス用トランジスタのゲートの静電破壊
を防止し得る高インピーダンス回路を提供でき
る。
第1図は集積回路の高インピーダンス回路の一
適用例を示す構成説明図、第2図は第1図の直流
電圧バイアス回路の従来例を示す回路図、第3図
乃至第6図はそれぞれ本発明に係る集積回路の高
インピーダンス回路の異なる実施例を示す回路図
である。 1……集積回路、2……信号入力端子、4……
直流電圧発生回路(バイアス電圧発生手段)、3
1……デプレツシヨン形トランジスタ、32……
インピーダンス素子。
適用例を示す構成説明図、第2図は第1図の直流
電圧バイアス回路の従来例を示す回路図、第3図
乃至第6図はそれぞれ本発明に係る集積回路の高
インピーダンス回路の異なる実施例を示す回路図
である。 1……集積回路、2……信号入力端子、4……
直流電圧発生回路(バイアス電圧発生手段)、3
1……デプレツシヨン形トランジスタ、32……
インピーダンス素子。
Claims (1)
- 1 集積回路の信号入力端子あるいは信号出力端
子に入力端あるいは出力端が接続される増幅器
と、集積回路内部のバイアス電圧を発生するバイ
アス電圧発生手段と、このバイアス電圧発生手段
の出力端と前記信号入力端子あるいは出力端子と
の間にドレイン、ソース間が接続されるととも
に、ゲートが直接あるいはインピーダンス素子を
介してドレインあるいはソースに接続され、常時
オン状態にあるデイプレツシヨン形の電界効果ト
ランジスタとを具備し、上記バイアス電圧発生手
段から上記デイプレツシヨン形の電界効果トラン
ジスタを介して上記増幅器の入力または出力に、
この増幅器の動作点電圧に相当する直流バイアス
電圧を連続的に与えることを特徴とする集積回路
の高インピーダンス回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55125756A JPS5750109A (en) | 1980-09-10 | 1980-09-10 | High impedance circuit for integrated circuit |
GB8118193A GB2083724B (en) | 1980-09-10 | 1981-06-12 | D c voltage bias ciruit in an integrated circuit |
DE19813124860 DE3124860A1 (de) | 1980-09-10 | 1981-06-24 | Vorspannungskreis in einer integrierten schaltung |
US06/598,406 US4489245A (en) | 1980-09-10 | 1984-04-11 | D.C. Voltage bias circuit in an integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP55125756A JPS5750109A (en) | 1980-09-10 | 1980-09-10 | High impedance circuit for integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5750109A JPS5750109A (en) | 1982-03-24 |
JPS6339123B2 true JPS6339123B2 (ja) | 1988-08-03 |
Family
ID=14918030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55125756A Granted JPS5750109A (en) | 1980-09-10 | 1980-09-10 | High impedance circuit for integrated circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US4489245A (ja) |
JP (1) | JPS5750109A (ja) |
DE (1) | DE3124860A1 (ja) |
GB (1) | GB2083724B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0421519U (ja) * | 1990-06-13 | 1992-02-24 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5750109A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | High impedance circuit for integrated circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50138745A (ja) * | 1974-04-23 | 1975-11-05 | ||
JPS5180145A (ja) * | 1975-01-08 | 1976-07-13 | Nippon Electric Co |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3417464A (en) * | 1965-05-21 | 1968-12-24 | Ibm | Method for fabricating insulated-gate field-effect transistors |
US4438449A (en) * | 1967-03-03 | 1984-03-20 | Hitachi, Ltd. | Field effect semiconductor device having a protective diode with reduced internal resistance |
JPS5211199B1 (ja) * | 1970-05-27 | 1977-03-29 | ||
US3775693A (en) * | 1971-11-29 | 1973-11-27 | Moskek Co | Mosfet logic inverter for integrated circuits |
US3819952A (en) * | 1973-01-29 | 1974-06-25 | Mitsubishi Electric Corp | Semiconductor device |
US3913026A (en) * | 1974-04-08 | 1975-10-14 | Bulova Watch Co Inc | Mos transistor gain block |
US3942047A (en) * | 1974-06-03 | 1976-03-02 | Motorola, Inc. | MOS DC Voltage booster circuit |
DE2435606C3 (de) * | 1974-07-24 | 1979-03-01 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Reihenschaltung aus Feldeffekttransistoren zur Realisierung eines hxxochohmigen linearen Widerstandes |
JPS5550421B2 (ja) * | 1975-01-06 | 1980-12-18 | ||
US4161664A (en) * | 1975-01-06 | 1979-07-17 | Hitachi, Ltd. | Input circuit |
DE2538361C3 (de) * | 1975-08-28 | 1978-07-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Multistabile Speicherschaltung, die zwei zusammengeschaltete MNOS-Feldeffekttransistoren enthält |
JPS5299786A (en) * | 1976-02-18 | 1977-08-22 | Agency Of Ind Science & Technol | Mos integrated circuit |
US4093875A (en) * | 1977-01-31 | 1978-06-06 | International Business Machines Corporation | Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices |
GB1573771A (en) * | 1977-09-26 | 1980-08-28 | Philips Electronic Associated | Buffer circuit |
JPS54116887A (en) * | 1978-03-02 | 1979-09-11 | Nec Corp | Mos type semiconductor device |
JPS54140482A (en) * | 1978-04-21 | 1979-10-31 | Nec Corp | Semiconductor device |
JPS551142A (en) * | 1978-06-19 | 1980-01-07 | Nec Corp | Semiconductor with protector |
US4224539A (en) * | 1978-09-05 | 1980-09-23 | Motorola, Inc. | FET Voltage level detecting circuit |
EP0018767B1 (en) * | 1979-05-01 | 1983-05-18 | Motorola, Inc. | Differential amplifier |
US4282556A (en) * | 1979-05-21 | 1981-08-04 | Rca Corporation | Input protection device for insulated gate field effect transistor |
JPS5750109A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | High impedance circuit for integrated circuit |
-
1980
- 1980-09-10 JP JP55125756A patent/JPS5750109A/ja active Granted
-
1981
- 1981-06-12 GB GB8118193A patent/GB2083724B/en not_active Expired
- 1981-06-24 DE DE19813124860 patent/DE3124860A1/de not_active Ceased
-
1984
- 1984-04-11 US US06/598,406 patent/US4489245A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50138745A (ja) * | 1974-04-23 | 1975-11-05 | ||
JPS5180145A (ja) * | 1975-01-08 | 1976-07-13 | Nippon Electric Co |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0421519U (ja) * | 1990-06-13 | 1992-02-24 |
Also Published As
Publication number | Publication date |
---|---|
DE3124860A1 (de) | 1982-04-01 |
JPS5750109A (en) | 1982-03-24 |
GB2083724A (en) | 1982-03-24 |
US4489245A (en) | 1984-12-18 |
GB2083724B (en) | 1984-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434534A (en) | CMOS voltage reference circuit | |
EP0138823B2 (en) | A current source circuit having reduced error | |
KR970056052A (ko) | 반도체 스위치 | |
JPS62120121A (ja) | Cmos出力ドライブ回路 | |
US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
KR20020067665A (ko) | 기준 전압 회로 | |
US6353365B1 (en) | Current reference circuit | |
JPS6339123B2 (ja) | ||
JPS61277227A (ja) | 高電圧絶縁回路 | |
JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
JP2598147B2 (ja) | 半導体集積回路 | |
JP3386661B2 (ja) | 出力バッファ | |
US6542007B2 (en) | Inverter circuit | |
JPH0612856B2 (ja) | 増幅回路 | |
JPH0563540A (ja) | 入力回路 | |
JP2904962B2 (ja) | 昇圧装置 | |
JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
JP2757632B2 (ja) | テスト信号発生回路 | |
JPH0727422B2 (ja) | 基準電圧発生回路 | |
JPH03131916A (ja) | 定電圧回路 | |
JPH0622320B2 (ja) | 半導体装置 | |
JPH07191768A (ja) | 電流発生回路 | |
US20020075043A1 (en) | Push-pull amplifier for use in generating a reference voltage | |
JP2000505982A (ja) | 改良された出力電圧範囲を有する増幅器 | |
KR200148585Y1 (ko) | 하이 볼티지 입력회로 |