JPS6338348A - 模擬伝送路 - Google Patents
模擬伝送路Info
- Publication number
- JPS6338348A JPS6338348A JP61182410A JP18241086A JPS6338348A JP S6338348 A JPS6338348 A JP S6338348A JP 61182410 A JP61182410 A JP 61182410A JP 18241086 A JP18241086 A JP 18241086A JP S6338348 A JPS6338348 A JP S6338348A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- jitter
- bit error
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003786 synthesis reaction Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 abstract description 5
- 230000002194 synthesizing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル回線の伝送路、ディジタル通信装置
を含めたシステムの性能試験、システム障害時の原因究
明試験あるいはシステム障害を模擬的に発生させ保守者
に障害対応を訓練させるために使用する模擬伝送路に関
するものである。
を含めたシステムの性能試験、システム障害時の原因究
明試験あるいはシステム障害を模擬的に発生させ保守者
に障害対応を訓練させるために使用する模擬伝送路に関
するものである。
従来、アナログ回線に対する模擬伝送路としては、第３
図に示すブロック図のようなものがあった。すなわち入
力信号１と雑音発生回路部２４の出力信号とを合成回路
部２２で合成し、雑音を付加したアナログ信号とする。
図に示すブロック図のようなものがあった。すなわち入
力信号１と雑音発生回路部２４の出力信号とを合成回路
部２２で合成し、雑音を付加したアナログ信号とする。
このアナログ信号を信号減衰回路部２３でそのレベルを
変化させ出力信号５として出力する。なお、雑音レベル
や減衰量の制御は、制御部２５により指令される。
変化させ出力信号５として出力する。なお、雑音レベル
や減衰量の制御は、制御部２５により指令される。
［発明が解決しようとする問題点〕
」二連した従来の模擬伝送路は、アナログ信号に関する
ものであり、ディジタル信号に関して模擬することは不
可能であった。
ものであり、ディジタル信号に関して模擬することは不
可能であった。
本発明の目的は、ディジタル信号に対して模擬できる模
擬伝送路を提供することにある。
擬伝送路を提供することにある。
［問題点を解決するための手段〕
本発明の模擬伝送路は、入力信号にビット誤りを付加す
るビット誤り発生回路と、このビット誤り発生回路の出
力信号にジッタを付加するジッタ発生回路と、インパル
ス性雑音を発生ずるインパルス性雑音発生部と、前記イ
ンパルス性雑音と前記ジッタ発生回路の出力信号とを合
成する合成部と、この合成部の出力信号のレベルを変え
る信号減衰回路と、これら各回路部をそれぞれ制御する
制御部とを備えることを特徴とする。
るビット誤り発生回路と、このビット誤り発生回路の出
力信号にジッタを付加するジッタ発生回路と、インパル
ス性雑音を発生ずるインパルス性雑音発生部と、前記イ
ンパルス性雑音と前記ジッタ発生回路の出力信号とを合
成する合成部と、この合成部の出力信号のレベルを変え
る信号減衰回路と、これら各回路部をそれぞれ制御する
制御部とを備えることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
入力信号１はピッ１〜誤り発生回路６の中で、ビット誤
り、バースｌ−誤りが付加されて信号２として出力され
る。次に、ジッタ発生回路７の中でジッタが付加されて
信号３として出力される。インパルス性雑音発生回路１
０は、インパルス性の雑音を発生させるもので、その出
力と信号３とは合成回路８で合成されて合成信号４とな
る。この合成信号４は、信号減衰回路９を通過して出力
信号５として出力される。
り、バースｌ−誤りが付加されて信号２として出力され
る。次に、ジッタ発生回路７の中でジッタが付加されて
信号３として出力される。インパルス性雑音発生回路１
０は、インパルス性の雑音を発生させるもので、その出
力と信号３とは合成回路８で合成されて合成信号４とな
る。この合成信号４は、信号減衰回路９を通過して出力
信号５として出力される。
制御部１１は、これら各回路６〜１０に制御指令を送る
もので、ピッ１〜誤り発生回路６に対しては、付加する
ヒラ）へ誤り率（例えは１０−４の誤りなと）やその周
期およびハースＩ−誤りの誤り発生時間と周期を指令す
る。また、ジッタ発生回路７に対してはジッタ量（例え
ば１０％）やシック周波数を指令し、インパルス性雑音
発生回路１０に対しては、その雑音レベルやインパルス
性信号の信号長を指令し、信号減衰回路９に対しては、
減＊量を指令し、場合によって減衰量無限大すなわち伝
送路断も指令する。
もので、ピッ１〜誤り発生回路６に対しては、付加する
ヒラ）へ誤り率（例えは１０−４の誤りなと）やその周
期およびハースＩ−誤りの誤り発生時間と周期を指令す
る。また、ジッタ発生回路７に対してはジッタ量（例え
ば１０％）やシック周波数を指令し、インパルス性雑音
発生回路１０に対しては、その雑音レベルやインパルス
性信号の信号長を指令し、信号減衰回路９に対しては、
減＊量を指令し、場合によって減衰量無限大すなわち伝
送路断も指令する。
１：Ｊ、 Ｉ−の各指令は、制御部１１から、各回路６
〜１０に対してＶ２４回線やＧＰ−ＩＢ回線等のインタ
フェースにて行なう。このような指令手順は、制御部１
１にてプログラム化しておき、制御部］１のキーボード
１２や他のコンピュータ１３等から簡ｍに動作できるよ
うにしておく。
〜１０に対してＶ２４回線やＧＰ−ＩＢ回線等のインタ
フェースにて行なう。このような指令手順は、制御部１
１にてプログラム化しておき、制御部］１のキーボード
１２や他のコンピュータ１３等から簡ｍに動作できるよ
うにしておく。
第２図は本実施例の模擬伝送路１４を、装置１５と装置
１６の間に設けた例であり、実際の信号に対して誤り付
加やジッダ付加が可能である。
１６の間に設けた例であり、実際の信号に対して誤り付
加やジッダ付加が可能である。
［発明の効用］
以」二説明したように、本発明は、入力信号１にビット
誤り、シック、−インパルス性雑音を付加し、又そのレ
ベルを変動させることにより、実際のディジタル回線上
での信号と同様の信号を発生できる。この模擬伝送路１
４を装置１５と装置１６の間に設けることにより、次の
ような効果がある。
誤り、シック、−インパルス性雑音を付加し、又そのレ
ベルを変動させることにより、実際のディジタル回線上
での信号と同様の信号を発生できる。この模擬伝送路１
４を装置１５と装置１６の間に設けることにより、次の
ような効果がある。
すなわち、装置１６の性能試験及び装Ｎ１６．装置１７
・・・を含めたシステムの性能試験が可能となり、模擬
伝送路の各指令を変更させたときの装置動作を調べるこ
とにより、障害原因究明試験が可能である。さらに、障
害を模擬的に発生させ保守者に障害対応を訓練させるこ
とも可能である。
・・・を含めたシステムの性能試験が可能となり、模擬
伝送路の各指令を変更させたときの装置動作を調べるこ
とにより、障害原因究明試験が可能である。さらに、障
害を模擬的に発生させ保守者に障害対応を訓練させるこ
とも可能である。
第１図は本発明の一実施例のブロック図、第２図は第１
図の使用例を示すブロック図、第３図は従来のアリ−ロ
グ回線での模擬伝送路のプロ・ツク図である。 １・・入力信号、２．３，４．２］・・・中間信号、５
・・出力信号、６・・・ビット誤り発生回路、７・・・
ジ・ツタ発生回路、８．２２ 合成回路、９．２３・・
・信号減衰回路、１ｏ・・インパルス性雑音発生回路、
１１．２５・・制御部、１２・・キーボード、１３・・
・コンピュータ、１４・・・模擬伝送路、１．５，１６
゜１７・・・装置、２４・・雑音発生回路。 斧 １ 図 第 ２ｆｆｉ 芽 ３ 図
図の使用例を示すブロック図、第３図は従来のアリ−ロ
グ回線での模擬伝送路のプロ・ツク図である。 １・・入力信号、２．３，４．２］・・・中間信号、５
・・出力信号、６・・・ビット誤り発生回路、７・・・
ジ・ツタ発生回路、８．２２ 合成回路、９．２３・・
・信号減衰回路、１ｏ・・インパルス性雑音発生回路、
１１．２５・・制御部、１２・・キーボード、１３・・
・コンピュータ、１４・・・模擬伝送路、１．５，１６
゜１７・・・装置、２４・・雑音発生回路。 斧 １ 図 第 ２ｆｆｉ 芽 ３ 図
Claims (1)
- 入力信号にビット誤りを付加するビット誤り発生回路と
、このビット誤り発生回路の出力信号にジッタを付加す
るジッタ発生回路と、インパルス性雑音を発生するイン
パルス性雑音発生部と、前記インパルス性雑音と前記ジ
ッタ発生回路の出力信号とを合成する合成部と、この合
成部の出力信号のレベルを変える信号減衰回路と、これ
ら各回路部をそれぞれ制御する制御部とを備えることを
特徴とする模擬伝送路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61182410A JPH0681161B2 (ja) | 1986-08-01 | 1986-08-01 | 模擬伝送路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61182410A JPH0681161B2 (ja) | 1986-08-01 | 1986-08-01 | 模擬伝送路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6338348A true JPS6338348A (ja) | 1988-02-18 |
| JPH0681161B2 JPH0681161B2 (ja) | 1994-10-12 |
Family
ID=16117809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61182410A Expired - Fee Related JPH0681161B2 (ja) | 1986-08-01 | 1986-08-01 | 模擬伝送路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681161B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025114A (ja) * | 2004-07-07 | 2006-01-26 | Kawasaki Microelectronics Kk | 通信装置 |
| JP2011191653A (ja) * | 2010-03-16 | 2011-09-29 | Silver Making Kk | 看板文字 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200631A (ja) * | 1984-03-26 | 1985-10-11 | Fujitsu Ltd | 符号誤り検出回路 |
-
1986
- 1986-08-01 JP JP61182410A patent/JPH0681161B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200631A (ja) * | 1984-03-26 | 1985-10-11 | Fujitsu Ltd | 符号誤り検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006025114A (ja) * | 2004-07-07 | 2006-01-26 | Kawasaki Microelectronics Kk | 通信装置 |
| JP2011191653A (ja) * | 2010-03-16 | 2011-09-29 | Silver Making Kk | 看板文字 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0681161B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111427781B (zh) | 一种兼容仿真和实体的逻辑功能测试方法及平台 | |
| US20080299525A1 (en) | Operation training system and operation training method | |
| JP4046609B2 (ja) | 無線チャネルをシミュレートするための方法及び装置 | |
| JPS6338348A (ja) | 模擬伝送路 | |
| KR100490881B1 (ko) | 수중운동체의 음향탐지장치 개발용 시뮬레이터 | |
| CN106844127B (zh) | 一种高可靠模块化测试仿真平台 | |
| JPS6370645A (ja) | 通信制御装置 | |
| JP2831309B2 (ja) | 障害対策技能訓練システム | |
| JPS6157892A (ja) | プラント監視装置 | |
| JPH0619738A (ja) | バスネットワークで結合した電子機器の模擬故障装置 | |
| JPH05160882A (ja) | プロトコル検証装置 | |
| JP3176971B2 (ja) | 保守機能付き計装システム | |
| JPH06337712A (ja) | 制御装置 | |
| JP3183581B2 (ja) | 論理回路自動生成装置および論理検証装置 | |
| JPH03282653A (ja) | メモリ装置の疑似障害発生装置 | |
| JPS5859650A (ja) | 信号発生回路 | |
| JPH0328782A (ja) | Ｌｓｉ間配線テスト方式 | |
| JPS58168077A (ja) | シミユレ−ト装置 | |
| JPH061913B2 (ja) | 光伝送路模擬装置 | |
| JPH02165742A (ja) | 通信設備保守訓練システム | |
| JP2011095994A (ja) | インターフェイス装置及びシミュレーションシステム | |
| JPS6212553B2 (ja) | ||
| JPS6321686A (ja) | 運転訓練シミユレ−タ | |
| JPS6321687A (ja) | 運転訓練シミユレ−タ | |
| JPS62296638A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |