JP3183581B2 - 論理回路自動生成装置および論理検証装置 - Google Patents

論理回路自動生成装置および論理検証装置

Info

Publication number
JP3183581B2
JP3183581B2 JP35328992A JP35328992A JP3183581B2 JP 3183581 B2 JP3183581 B2 JP 3183581B2 JP 35328992 A JP35328992 A JP 35328992A JP 35328992 A JP35328992 A JP 35328992A JP 3183581 B2 JP3183581 B2 JP 3183581B2
Authority
JP
Japan
Prior art keywords
logic circuit
logic
simulation
state
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP35328992A
Other languages
English (en)
Other versions
JPH06176098A (ja
Inventor
雅一 西本
武代志 橋本
隆弘 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP35328992A priority Critical patent/JP3183581B2/ja
Publication of JPH06176098A publication Critical patent/JPH06176098A/ja
Application granted granted Critical
Publication of JP3183581B2 publication Critical patent/JP3183581B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、論理回路自動生成装置
および論理検証装置に関し、特にCAD(Computer Aid
ed Design )において、オペレータの仕様入力に対し、
論理回路の一表現形態での結果物あるいは中間生成物を
自動生成し、その自動生成した結果物を検証する装置に
関するものである。
【0002】
【従来の技術】従来の論理回路シミュレーション装置に
おいては、検証すべき論理回路とその論理回路の入力デ
ータを表現した数値データを入力し、その入力データに
従って論理回路のシミュレーションを行ない、論理回路
の動作シミュレーション結果である出力データを数値で
出力するようにしていた。
【0003】即ち、検証すべき論理回路の一例として、
図12に示すような論理回路を、下記のような、ハード
ウエア記述言語で記述し、その入力データとして“0
0”,“01”,“10”,“11”をそれぞれ入力
し、その出力データとして、“0001”,“001
0”,“0100”,“1000”がそれぞれ期待通り
得られるか否かで、その検証を行なうようにしていた。
なお、この図12において、111は入力端子IN0,
IN1に接続されたその入力ノードI1,I2の信号を
入力しそのNORをとった信号をその出力ノードO1を
介して出力端子OUT0に出力する2入力NORゲー
ト、112は入力端子IN1およびノードnet8に接
続されたその入力ノードI1,I2の信号を入力しその
NORをとった信号をその出力ノードO1を介して出力
端子OUT1に出力する2入力NORゲート、113は
ノードnet8および入力端子IN1に接続されたその
入力ノードI1,I2の信号を入力しそのANDをとっ
た信号をその出力ノードO1を介して出力端子OUT2
に出力する2入力ANDゲート、114は入力端子IN
0,IN1に接続されたその入力ノードI1,I2の信
号を入力しそのANDをとった信号をその出力ノードO
1を介して出力端子OUT3に出力する2入力ANDゲ
ート、115は入力端子IN0に接続されたその入力ノ
ードI1の信号を反転して出力ノードO1を介してノー
ドnet8に出力するインバータである。従って、検証
すべき論理回路をハードウエア記述言語で記述すると、
以下のようになる。
【0004】 module dec2to4 (OUT0,OUT1,OUT2,OUT3,IN0, IN1) ; output OUTO, OUT1, OUT2, OUT3 ; intput IN0,IN1 ; ANDO2 I3 (OUT3, IN0, IN1); ANDO2 I2 (OUT2, net8, IN1) ; IO1 I4 (net8, IN0) ; NRO2 I1 (OUT1, IN1, net8); NRO2 I0 (OUT1, IN0, IN1) ;
【0005】
【発明が解決しようとする課題】しかしながら、従来の
論理回路シミュレーション装置では検証しようとする回
路の仕様記述をハードウェア記述言語で行っており、そ
の検証は、上述のように入力データとして“00”,
“01”,“10”,“11”をそれぞれ入力した場合
に、その出力データとして、“0001”,“001
0”,“0100”,“1000”が得られるか否か、
即ち、それぞれ記述した仕様の目的とする結果が期待通
りの結果となるか否かについて行われるにすぎず、また
その検証結果は上述のように数値にて表示されるのみで
あった。このため、その検証過程においてはその問題点
を判定することが困難であった。
【0006】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、論理回路の動作
シミュレーション過程を視覚的に表示でき、使用者が問
題点の判定を容易に行なえる論理回路自動生成装置およ
び論理検証装置を得ることを目的としている。
【0007】
【課題を解決するための手段】この発明に係る論理回路
自動生成装置は、状態遷移図を含む図形入力、もしくは
その一部にハードウェア記述言語が混在して記述された
図形入力によって示された、目的とする仕様またはこれ
を包含する仕様を実現する論理回路結果物を生成する論
理回路自動生成手段と、本装置が合成した論理回路結果
物と、他の装置で作成され本装置が合成した論理回路結
果物と協調して動作する論理回路結果物とを合わせてそ
の正当性を検証するシミュレーションを実行する論理検
証手段と、この論理検証手段によるシミュレーションに
より状態が遷移する様子を、本装置に入力した状態遷移
図の状態を修飾する絵もしくは文字を、状態の遷移に伴
って他の状態位置に順次表示位置を変更することにより
表示する検証結果表示手段とを設けるようにしたもので
ある。
【0008】また、この発明に係る論理検証装置は、
態遷移図を含む図形入力、もしくはその一部にハードウ
ェア記述言語が混在して記述された図形入力によって示
された、目的とする仕様またはこれを包含する仕様を実
現する論理回路の中間生成物を生成する論理回路自動生
成手段と、本装置が合成した論理回路の中間生成物と、
他の装置で作成され本装置が合成した論理回路の中間生
成物と協調して動作する論理回路の中間生成物とを合わ
せてその正当性を検証するシミュレーションを実行する
論理検証手段と、該論理検証手段によるシミュレーショ
ンにより状態が遷移する様子を、本装置に入力した状態
遷移図の状態を修飾する絵もしくは文字を、状態の遷移
に伴って他の状態位置に順次表示位置を変更することに
より表示する検証結果表示手段とを設けるようにしたも
のである。
【0009】
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【作用】本発明においては、上述のように構成したこと
により、状態遷移図を含む図形入力、もしくはその一部
にハードウェア記述言語が混在して記述された図形入力
によって記述された論理回路の仕様から論理回路結果物
を生成する装置によって、入力した図形によって生成し
た論理回路結果物と、他の装置で作成され本装置が合成
した論理回路結果物と協調して動作する論理回路結果物
とを合せてその正当性を検証するシミュレーションの結
果を、シミュレーションにより状態が遷移する様子を、
本装置に入力した状態遷移図の状態を修飾する絵もしく
は文字を、状態の遷移に伴って他の状態位置に順次表示
位置を変更することにより表示するようにしたので、問
題のある箇所も容易に理解することができ、論理回路の
正当性の検査が容易になる。
【0016】また、本発明においては、上述のように
成したことにより、状態遷移図を含む図形入力、もしく
はその一部にハードウェア記述言語が混在して記述され
た図形入力によって記述された論理回路の仕様から論理
回路の中間生成物を生成する装置によって、入力した図
形によって生成した論理回路の中間生成物と、他の装置
で作成され本装置が合成した論理回路の中間生成物と協
調して動作する論理回路結果物とを合せてその正当性を
検証するシミュレーションの結果を、シミュレーション
により状態が遷移する様子を、本装置に入力した状態遷
移図の状態を修飾する絵もしくは文字を、状態の遷移に
伴って他の状態位置に順次表示位置を変更することによ
り表示するようにしたので、問題のある箇所も容易に理
解することができ、論理回路の正当性の検査が容易にな
る。
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1は本発明の一実施例による論理回路自動生成
装置の全体構成を示すブロック構成図である。
【0024】図1において、1は状態遷移図等の図形入
力による論理回路の仕様入力によって論理回路結果物を
生成し、また論理回路結果物の正当性を検査するシミュ
レーションの結果を例えばそのビデオディスプレイ装置
に表示する機能を有する論理回路自動生成装置本体、2
はこの論理回路自動生成装置本体1によって生成された
論理回路結果物であり、これは論理回路自動生成装置本
体1に入力された状態遷移図等の図形入力に対応する論
理回路の回路図等がこれに相当する。また、3は論理回
路結果物2を入力し、この論理回路結果物の回路動作を
シミュレーションする機能を有するシミュレーション装
置、4は論理回路自動生成装置本体1がシミュレーショ
ン装置3の動作を制御するための制御情報の情報伝達経
路、5はシミュレーション装置3による論理回路のシミ
ュレーションの結果情報を論理回路自動生成装置本体1
に伝える情報伝達経路を示す。
【0025】また、図2は図1の論理回路自動生成装置
に入力される状態遷移図の一例を示す。この図2におい
て、11,13および15は図3にその構成を示した論
理回路を等価的に表現する状態遷移図の各状態を示す。
また、この図2において、12,14および16は状態
遷移図の各状態でのそれぞれの動作を示す。
【0026】この図2により示される論理回路は、例え
ば、その状態遷移が状態11になったとき、式12によ
り示される数値発生動作を行う。次にこの動作が完了
し、次に論理回路の状態遷移が状態13になったとき、
式14により示される加算動作を行う。そして、この動
作が完了し、論理回路の状態遷移が状態15になったと
き、式16により示される加算動作を行い、この加算動
作が完了すると、論理回路の状態遷移が状態11とな
り、上述の数値発生動作に戻る、という動作を繰り返す
ものである。
【0027】さらに、図3は、図1の論理回路自動生成
装置により得られた論理回路結果物の一例を示す。図に
おいて、41は数値“0”を発生しこれを変数aに代入
する数値発生器、42は変数aの値に数値“1”を加算
してこれを変数aの値とする+1加算器、43は変数a
の値に数値“2”を加算してこれを変数aの値とする+
2加算器である。
【0028】この回路は、数値発生器41により数値
“0”を発生しこれを変数aに代入してその内容を消去
し、+1加算器42によりその値に数値“1”を加算し
てこれを変数aに格納し、+2加算器43によりその値
に数値“2”を加算してこれを変数aに格納し、数値発
生器41に戻ってその内容をクリアする、という動作を
行なうものである。
【0029】次に図1の装置についてその動作をさらに
詳しく説明をする。論理回路自動生成装置本体1にマウ
ス,スタイラス,キーボード等の入力装置を用いて、図
2に示すような自動生成すべき論理回路の仕様を図形入
力する。その際、入力にミスがあったとしても、論理回
路自動生成装置本体1のディスプレイ装置の入力画面を
参照しながらこれを適宜修正することが可能となってい
る。そして、仕様の入力の修正が完了すると、この論理
回路自動生成装置本体1はその内部に記憶された所定の
生成規則に基づいて図3に示すような論理回路結果物2
を生成する。この論理回路結果物2には図7に示すよう
な、本来の論理回路結果物記述22とともに、シミュレ
ーション装置3によって伝達される、論理回路シミュレ
ーションの結果情報をこの論理回路自動生成装置本体1
の側に伝送するための通信手順である結果情報生成処理
の記述が含まれている。シミュレーション装置3は、こ
の論理回路自動生成装置本体1によって生成された論理
回路結果物2を入力し、この入力された論理回路結果物
に対し、そのシミュレーション動作を実行する。
【0030】同時に、図1の論理回路自動生成装置本体
1によって生成された論理回路結果物中に含まれる結果
情報生成処理の記述に従って、図1のシミュレーション
装置3から図1の経路5を介して伝達される結果情報が
図1の論理回路自動生成装置本体1に送られる。図1の
論理回路自動生成装置本体1では、図1のシミュレーシ
ョン装置3から図1の経路5を介して送られた結果情報
に応じて、図1の装置1に入力された論理回路の仕様を
表現した図形に作用してシミュレーション結果を図形表
現する。続いて、図1の論理回路自動生成装置本体1
は、図1の経路4を介して図1のシミュレーション装置
3に制御情報を送る。これにより、図1のシミュレーシ
ョン装置3は、図1の論理回路自動生成装置本体1から
送られた制御情報に応じて次にシミュレーションを実行
すべき論理回路結果物のシミュレーションを継続する。
【0031】図4ないし図6は図1のシミュレーション
装置によるシミュレーション結果が論理回路生成装置本
体のディスプレイ装置に表示される様子を詳しく示して
いるものである。
【0032】この図4ないし図6において、それぞれ斜
線を付した状態11,状態13および状態15は、論理
回路シミュレーションにおいて、シミュレーション中の
論理回路の状態遷移位置を表している。また、この図4
ないし図6は、論理回路シミュレーションによる状態遷
移の時間経過を順に示しているものである。
【0033】これをさらに詳しく述べると、まず、図4
の状態11から始まる論理回路シミュレーションは、図
4の状態11において同図の式12で示された数値発生
動作を行う。続いて、図5の状態13に遷移し、同図の
式14で示された+1の加算動作を行う。続いて、図6
の状態15に遷移し同図の式16で示された+2の加算
動作を行う。さらに続いて状態は図2の状態11に遷移
し上記の動作および遷移を繰返すことを示している。
【0034】図7は図1の論理回路結果物2をさらに詳
しく示す。図7において、21は論理回路結果物におけ
る結果情報生成規則の記述を示し、これは論理回路生成
装置本体とシミュレーション装置と間の通信の規約(プ
ロトコール)を示すものであり、論理回路シミュレーシ
ョンによる論理回路結果物の変化物のうち結果を譲渡し
て情報生成が必要な変化物を特定する記述を含むもので
ある。また、この図7において、22は本来の論理回路
結果物に関する記述である。
【0035】以下、この論理回路結果物の一例を示す。 module state exec; /*省略*/ initial begin $initsdclink() ; /*プロトコール*/ /*省略*/ end /*省略*/ initial begin /*省略*/ always @(u1.Q) $sdclink(u1.Q,price,“a”);/*表に相当する* / always @(r clk) $sdclink(r clk,r reset,“b”);/*表に相 当する*/ initial begin $monitor($time, /*省略*/ ); end endmodule
【0036】図8は、図1の論理回路生成装置本体1お
よび論理回路結果物シミュレーション装置3の処理を示
す。この図8の処理をさらに詳しく説明する。論理回路
シミュレーション装置3は図8のステップ31から処理
を始める。図8のステップ31においては、論理回路自
動生成装置本体1において、論理回路結果物中の結果情
報生成記述から論理回路シミュレーション実施時に結果
情報の生成が必要となる、生起しうる状態変化を通知す
る状態変化通知表を作成する。ステップ32では論理回
路結果物シミュレーション装置3において、論理回路結
果物が示す論理回路のシミュレーションを処理する。図
8のステップ33では、図8のステップ32で処理され
た論理回路シミュレーションの結果と図8のステップ3
1で生成した状態変化通知表を比較する。図8のステッ
プ33において比較を行なう結果、一致する結果物がな
ければ、処理は図8のステップ32へ移行して前述の処
理を繰返す。図8のステップ33において、論理回路シ
ミュレーションの結果物が状態通知表と一致していれ
ば、処理は図8のステップ34へ移行する。図8のステ
ップ34においてはシミュレーション結果物から結果情
報を生成し、図1の結果情報伝達経路5を介して結果情
報を図1の論理回路自動生成装置本体1へ伝達される。
続いて、図8のステップ35では図1の情報伝達経路4
によって伝達される制御信号の到着を待ち処理を図8の
ステップ32へ移行させる。
【0037】これにより、シミュレーションの遂行の過
程が、入力した状態遷移図の各状態を修飾するハッチン
グパターンが次々に遷移すべき状態間を移動することに
より、入力した状態遷移図に経時的に表示されるので、
ハッチングパターンによって修飾されない状態が含まれ
るパスが存在したり、分岐すべき状態で異なる方向に分
岐したりするのをチェックすることにより、検証結果を
一目瞭然に判定できる。
【0038】なお、上記実施例では、論理回路自動生成
装置本体1に対する入力は専ら図的入力である状態遷移
図のみである場合についてのみ示したが、状態の傍にそ
の処理すべき内容がハードウエア記述言語で記述された
関数の名称等が記述されていてもよく、上記実施例と同
様の効果を奏する。なお、この関数は論理回路自動生成
装置本体1に予め登録されるものであり、図形入力を行
なった際にその有無がサーチされ、このような記述が含
まれていると、これがその登録してある内容に展開され
る。
【0039】また、上記実施例では、シミュレーション
装置3がその論理回路自動生成装置本体により得られた
論理回路結果物のみを入力するものとして説明したが、
他の装置によって作成された論理回路結果物であって、
本装置により作成された論理回路結果物と協調して動作
する論理回路結果物についてもこれを入力するようにし
てもよく、上記実施例と同様の効果を奏する。ただし、
この他の装置によって作成された論理回路結果物のシミ
ュレーション結果についてはこれは図的表現できないこ
とは言うまでもない。
【0040】また、上記実施例では、シミュレーション
装置3がその論理回路自動生成装置本体により得られた
論理回路結果物のみを入力するものとして説明したが、
ハードウエア記述言語により記述され、本装置により作
成された論理回路結果物と協調して動作する論理回路結
果物についてもこれを外部から論理検証手段に入力する
ようにしてもよく、上記実施例と同様の効果を奏する。
ただし、このハードウエア記述言語により記述された論
理回路結果物のシミュレーション結果についてはこれは
図的表現できないことは言うまでもない。
【0041】また、上記実施例では、論理回路自動生成
装置本体に入力する図形入力が状態遷移図のみである場
合についてのみ説明したが、これは目的とする回路の一
部分のみを状態遷移図により入力し、他の部分について
はこれを別の図的表現により入力してもよく、上記実施
例と同様の効果を奏する。
【0042】また、本装置により得られる論理回路結果
物と協調して動作する論理回路結果物を生成する他の装
置に対する入力も図形入力、ひいては状態遷移図であっ
てもよく、また、この場合も目的とする回路の一部分の
みを状態遷移図により入力し、他の部分についてはこれ
を別の図的表現により入力するようにしてもよいことは
言うまでもない。
【0043】さらに、上記実施例では、図形入力とし
て、目的とする装置の仕様のみを入力するようにした
が、目的とする装置の仕様を包含する仕様、例えば通信
用LSIのトラフィック測定装置のように、装置の試作
段階では必要であるが、装置が完成した際には不要とな
る装置の仕様についても、これを入力できるようにして
もよい。なお、その際の入力は、上述のように状態遷移
図の他、他の装置で得られた論理回路結果物などであっ
てもよいことは言うまでもない。
【0044】実施例2.また、上記実施例では、論理回
路自動生成装置本体が最終的な論理回路結果物である論
理回路図に等価な情報を作成する場合について説明した
が、論理検証のみをその目的とし、論理回路の生成は中
間生成物の生成までしか行なわない装置も考えられる。
【0045】図9は上述のような、論理検証を指向した
本発明の一実施例による論理検証装置を示すものであ
る。
【0046】図9において、101は状態遷移図等の図
形入力による論理回路の仕様入力によって論理回路の中
間生成物を生成し、また論理回路の中間生成物の正当性
を検査するシミュレーションの結果を例えばそのビデオ
ディスプレイ装置に表示する機能を有する論理回路自動
生成装置本体、102はこの論理回路自動生成装置本体
101によって生成された論理回路の中間生成物であ
り、これは論理回路自動生成装置本体101に入力され
た状態遷移図等の図形入力に対応するハードウエア記述
言語等がこれに相当する。また、103は論理回路中間
生成物102を入力し、この論理回路の中間生成物の回
路動作をシミュレーションする機能を有するシミュレー
ション装置、104は論理回路自動生成装置本体101
がシミュレーション装置103の動作を制御するための
制御情報の情報伝達経路、105はシミュレーション装
置103による論理回路のシミュレーションの結果情報
を論理回路自動生成装置本体101に伝える情報伝達経
路を示す。
【0047】次に図9の装置についてその動作をさらに
詳しく説明をする。論理回路自動生成装置本体101
マウス,スタイラス,キーボード等の入力装置を用い
て、図2に示すような自動生成すべき論理回路の仕様を
図形入力する。その際、入力にミスがあったとしても、
論理回路自動生成装置本体101のディスプレイ装置の
入力画面を参照しながらこれを適宜修正することが可能
となっている。そして、仕様の入力の修正が完了する
と、この論理回路自動生成装置本体101はその内部に
記憶された所定の生成規則に基づいて論理回路の中間生
成物102を生成する。この論理回路の中間生成物10
2には、本来の論理回路の中間生成物記述とともに、シ
ミュレーション装置103によって伝達される、論理回
路シミュレーションの結果情報をこの論理回路自動生成
装置本体101の側に伝送するための通信手順である結
果情報生成処理の記述が含まれている。シミュレーショ
ン装置103は、この論理回路自動生成装置本体101
によって生成された論理回路の中間生成物102を入力
し、この入力された論理回路の中間生成物に対し、その
シミュレーション動作を実行する。
【0048】同時に、図9の論理回路自動生成装置本体
101によって生成された論理回路の中間生成物中に含
まれる結果情報生成処理の記述に従って、図9のシミュ
レーション装置103から図9の経路105を介して伝
達される結果情報が図9の論理回路自動生成装置本体1
01に送られる。図9の論理回路自動生成装置本体10
1では、図9のシミュレーション装置103から図9の
経路105を介して送られた結果情報に応じて、図9の
装置101に入力された論理回路の仕様を表現した図形
に作用してシミュレーション結果を図形表現する。続い
て、図9の論理回路自動生成装置本体101は、図9の
経路104を介して図9のシミュレーション装置103
に制御情報を送る。これにより、図9のシミュレーショ
ン装置103は、図9の論理回路自動生成装置本体1か
ら送られた制御情報に応じて次にシミュレーションを実
行すべき論理回路の中間生成物のシミュレーションを継
続する。
【0049】図4ないし図6は図9のシミュレーション
装置によるシミュレーション結果が論理回路生成装置本
体のディスプレイ装置に表示される様子を詳しく示して
いるものである。
【0050】この図4ないし図6において、それぞれ斜
線を付した状態11,状態13および状態15は、論理
回路シミュレーションにおいて、シミュレーション中の
論理回路の状態遷移位置を表している。また、この図4
ないし図6は、論理回路シミュレーションによる状態遷
移の時間経過を順に示しているものである。
【0051】これをさらに詳しく述べると、まず、図4
の状態11から始まる論理回路シミュレーションは、図
4の状態11において同図の式12で示された数値発生
動作を行う。続いて、図5の状態13に遷移し、同図の
式14で示された+1の加算動作を行う。続いて、図6
の状態15に遷移し同図の式16で示された+2の加算
動作を行う。さらに続いて状態は図2の状態11に遷移
し上記の動作および遷移を繰返すことを示している。
【0052】図10は図9の論理回路の中間生成物10
2をさらに詳しく示す。図10において、121は論理
回路の中間生成物における結果情報生成規則の記述を示
し、これは論理回路生成装置本体とシミュレーション装
置と間の通信の規約(プロトコール)を示すものであ
り、論理回路シミュレーションによる論理回路の中間生
成物の変化物のうち結果を譲渡して情報生成が必要な変
化物を特定する記述を含むものである。また、この図1
0において、122は本来の論理回路の中間生成物に関
する記述である。
【0053】図11は、図9の論理回路生成装置本体1
01および論理回路結果物シミュレーション装置103
の処理を示す。この図11の処理をさらに詳しく説明す
る。論理回路シミュレーション装置3は図8のステップ
131から処理を始める。図11のステップ131にお
いては、論理回路自動生成装置本体101において、論
理回路の中間生成物中の結果情報生成記述から論理回路
シミュレーション実施時に結果情報の生成が必要とな
る、生起しうる状態変化を通知する状態変化通知表を作
成する。ステップ132ではシミュレーション装置10
3において、論理回路の中間生成物が示す論理回路のシ
ミュレーションを処理する。図11のステップ133で
は、図11のステップ132で処理された論理回路シミ
ュレーションの結果と図11のステップ131で生成し
た状態変化通知表を比較する。図11のステップ133
において比較を行なう結果、一致する結果物がなけれ
ば、処理は図11のステップ132へ移行して前述の処
理を繰返す。図11のステップ133において、論理回
路シミュレーションの結果物が状態通知表と一致してい
れば、処理は図11のステップ134へ移行する。図1
1のステップ134においてはシミュレーション結果物
から結果情報を生成し、図9の結果情報伝達経路105
を介して結果情報を図9の論理回路自動生成装置本体1
01へ伝達される。続いて、図11のステップ135で
は図9の情報伝達経路104によって伝達される制御信
号の到着を待ち処理を図11のステップ132へ移行さ
せる。
【0054】これにより、シミュレーションの遂行の過
程が、入力した状態遷移図の状態を修飾するハッチング
パターンが次々に遷移すべき状態間を移動することによ
り、入力した状態遷移図に経時的に表示されるので、ハ
ッチングパターンによって修飾されない状態が含まれる
パスが存在したり、分岐すべき状態で異なる方向に分岐
したりするのをチェックすることにより、検証結果を一
目瞭然に判定できる。
【0055】なお、上記実施例では、論理回路自動生成
装置本体101に対する入力は専ら図的入力である状態
遷移図のみである場合についてのみ示したが、状態の傍
にその処理すべき内容がハードウエア記述言語で記述さ
れた関数の名称等が記述されていてもよく、上記実施例
と同様の効果を奏する。なお、この関数は論理回路自動
生成装置本体101に予め登録されるものであり、図形
入力を行なった際にその有無がサーチされ、このような
記述が含まれていると、これがその登録してある内容に
展開される。
【0056】また、上記実施例では、シミュレーション
装置103がその論理回路自動生成装置本体により得ら
れた論理回路の中間生成物のみを入力するものとして説
明したが、他の装置によって作成された論理回路の中間
生成物であって、本装置により作成された論理回路の中
間生成物と協調して動作する論理回路の中間生成物につ
いてもこれを入力するようにしてもよく、上記実施例と
同様の効果を奏する。ただし、この他の装置によって作
成された論理回路の中間生成物のシミュレーション結果
についてはこれは図的表現できないことは言うまでもな
い。
【0057】また、上記実施例では、シミュレーション
装置103がその論理回路自動生成装置本体により得ら
れた論理回路の中間生成物のみを入力するものとして説
明したが、ハードウエア記述言語により記述され、本装
置により作成された論理回路結果物と協調して動作する
論理回路の中間生成物についてもこれを外部から論理検
証手段に入力するようにしてもよく、上記実施例と同様
の効果を奏する。ただし、このハードウエア記述言語に
より記述された論理回路の中間生成物のシミュレーショ
ン結果についてはこれは図的表現できないことは言うま
でもない。
【0058】また、上記実施例では、論理回路自動生成
装置本体に入力する図形入力が状態遷移図のみである場
合についてのみ説明したが、これは目的とする回路の一
部分のみを状態遷移図により入力し、他の部分について
はこれを別の図的表現により入力してもよく、上記実施
例と同様の効果を奏する。
【0059】また、本装置により得られる論理回路の中
間生成物と協調して動作する論理回路結果物を生成する
他の装置に対する入力も図形入力、ひいては状態遷移図
であってもよく、また、この場合も目的とする回路の一
部分のみを状態遷移図により入力し、他の部分について
はこれを別の図的表現により入力するようにしてもよい
ことは言うまでもない。
【0060】さらに、上記実施例では、図形入力とし
て、目的とする装置の仕様のみを入力するようにした
が、目的とする装置の仕様を包含する仕様、例えば通信
用LSIのトラフィック測定装置のように、装置の試作
段階では必要であるが、装置が完成した際には不要とな
る装置の仕様についても、これを入力できるようにして
もよい。なお、その際の入力は、上述のように状態遷移
図の他、他の装置で得られた論理回路結果物などであっ
てもよいことは言うまでもない。
【0061】
【発明の効果】以上のように、この発明に係る論理回路
自動生成装置によれば、状態遷移図を含む図形入力、も
しくはその一部にハードウェア記述言語が混在して記述
された図形入力によって示された、目的とする仕様また
はこれを包含する仕様を実現する論理回路結果物を生成
する論理回路自動生成手段と、本装置が合成した論理回
路結果物と、他の装置で作成され本装置が合成した論理
回路結果物と協調して動作する論理回路結果物とを合わ
せてその正当性を検証するシミュレーションを実行する
論理検証手段と、該論理検証手段によるシミュレーショ
ンにより状態が遷移する様子を、本装置に入力した状態
遷移図の状態を修飾する絵もしくは文字を、状態の遷移
に伴って他の状態位置に順次表示位置を変更することに
より表示する検証結果表示手段とを設けるようにしたの
で、状態遷移図を含む図形入力、もしくはその一部にハ
ードウェア記述言語が混在して記述された図形入力によ
って記述された論理回路の仕様から論理回路結果物を生
成する装置によって、入力した図形によって生成した論
理回路結果物と、他の装置で作成され本装置が合成した
論理回路結果物と協調して動作する論理回路結果物とを
合せてその正当性を検証するシミュレーションの結果
を、シミュレーションにより状態が遷移する様子を、本
装置に入力した状態遷移図の状態を修飾する絵もしくは
文字を、状態の遷移に伴って他の状態位置に順次表示位
置を変更することにより表示することができ、問題のあ
る箇所を容易に理解することができ、論理回路の正当性
の検査が容易になる効果がある。
【0062】また、この発明に係る論理検証装置によれ
ば、状態遷移図を含む図形入力、もしくはその一部にハ
ードウェア記述言語が混在して記述された図形入力によ
って示された、目的とする仕様またはこれを包含する仕
様を実現する論理回路の中間生成物を生成する論理回路
自動生成手段と、本装置が合成した論理回路の中間生成
物と、他の装置で作成され本装置が合成した論理回路の
中間生成物と協調して動作する論理回路の中間生成物と
を合わせてその正当性を検証するシミュレーションを実
行する論理検証手段と、該論理検証手段によるシミュレ
ーションにより状態が遷移する様子を、本装置に入力し
た状態遷移図の状態を修飾する絵もしくは文字を、状態
の遷移に伴って他の状態位置に順次表示位置を変更する
ことにより表示する検証結果表示手段とを設けるように
したので、状態遷移図を含む図形入力、もしくはその一
部にハードウェア記述言語が混在して記述された図形入
力によって記述された論理回路の仕様から論理回路の中
間生成物を生成する装置によって、入力した図形によっ
て生成した論理回路の中間生成物と、他の装置で作成さ
れ本装置が合成した論理回路の中間生成物と協調して動
作する論理回路結果物とを合せてその正当性を検証する
シミュレーションの結果を、シミュレーションにより状
態が遷移する様子を、本装置に入力した状態遷移図の状
態を修飾する絵もしくは文字を、状態の遷移に伴って他
の状態位置に順次表示位置を変更することにより表示す
ことができ、問題のある箇所を容易に理解することが
でき、論理回路の正当性の検査が容易になる効果があ
る。
【0063】
【0064】
【0065】
【0066】
【0067】
【0068】
【図面の簡単な説明】
【図1】図1はこの発明の一実施例による論理回路自動
生成装置のブロック構成を示す図である。
【図2】図2は図1の装置に入力される図形入力の一例
である状態遷移図の一例を示す図である。
【図3】図3は図1の装置により生成された論理回路結
果物の一例である、論理回路の回路図を示す図である。
【図4】図4は図1の装置により実行されたシミュレー
ションの経時的変化が図2の入力を修飾する図形で表現
される様子を示す図である。
【図5】図5は図1の装置により実行されたシミュレー
ションの経時的変化が図2の入力を修飾する図形で表現
される様子を示す図である。
【図6】図6は図1の装置により実行されたシミュレー
ションの経時的変化が図2の入力を修飾する図形で表現
される様子を示す図である。
【図7】図7は図1の装置により生成される論理回路結
果物の詳細な構成を示す図である。
【図8】図8は図1の論理結果物シミュレーション装置
の動作を示すフローチャート図である。
【図9】図9は本発明の一実施例による論理検証装置の
ブロック構成を示す図である。
【図10】図10は図9の装置により生成される論理回
路の中間生成物の詳細な構成を示す図である。
【図11】図11は図9のシミュレーション装置の動作
を示すフローチャート図である。
【図12】図12は従来のシミュレーション装置に対す
るハードウエア記述言語による仕様入力の一例を示す図
である。
【符号の説明】
1 論理回路自動生成装置本体 2 論理回路結果物 3 シミュレーション装置 4 情報伝達経路 5 情報伝達経路 11 状態遷移図の状態 12 状態11における動作 13 状態遷移図の状態 14 状態13における動作 15 状態遷移図の状態 16 状態15における動作 21 結果情報生成規則の記述 22 論理回路結果物に関する記述 101 論理回路自動生成装置本体 102 論理回路中間生成物 103 シミュレーション装置 104 情報伝達経路 105 情報伝達経路
フロントページの続き (72)発明者 増田 隆弘 大阪府吹田市江坂町1丁目12番38号 江 坂ソリトンビル 株式会社メガチップス 内 (56)参考文献 特開 平3−19085(JP,A) 特開 昭62−177637(JP,A) 特開 平5−151307(JP,A) 特開 平5−312906(JP,A) 特開 平5−135126(JP,A) 特開 平6−149923(JP,A) 特開 平5−290119(JP,A) 特開 平5−250437(JP,A) 特開 平4−253276(JP,A) 特開 平3−88071(JP,A) 特開 平3−41567(JP,A) 特開 平2−205972(JP,A) 特開 平2−202675(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 672

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 状態遷移図を含む図形入力、もしくはそ
    の一部にハードウェア記述言語が混在して記述された図
    形入力によって示された、目的とする仕様またはこれを
    包含する仕様を実現する論理回路結果物を生成する論理
    回路自動生成手段と、 本装置が合成した論理回路結果物と、他の装置で作成さ
    れ本装置が合成した論理回路結果物と協調して動作する
    論理回路結果物とを合わせてその正当性を検証するシミ
    ュレーションを実行する論理検証手段と、 該論理検証手段によるシミュレーションにより状態が遷
    移する様子を、本装置に入力した状態遷移図の状態を修
    飾する絵もしくは文字を、状態の遷移に伴って他の状態
    位置に順次表示位置を変更することにより表示する検証
    結果表示手段 とを備えたことを特徴とする論理回路自動
    生成装置。
  2. 【請求項2】 状態遷移図を含む図形入力、もしくはそ
    の一部にハードウェア記述言語が混在して記述された図
    形入力によって示された、目的とする仕様またはこれを
    包含する仕様を実現する論理回路の中間生成物を生成す
    る論理回路自動生成手段と、 本装置が合成した論理回路の中間生成物と、他の装置で
    作成され本装置が合成した論理回路の中間生成物と協調
    して動作する論理回路の中間生成物とを合わせてその正
    当性を検証するシミュレーションを実行する論理検証手
    段と、 該論理検証手段によるシミュレーションにより状態が遷
    移する様子を、本装置に入力した状態遷移図の状態を修
    飾する絵もしくは文字を、状態の遷移に伴って他の状態
    位置に順次表示位置を変更することにより表示する検証
    結果表示手段と を備えたことを特徴とする論理検証
    置。
JP35328992A 1992-12-10 1992-12-10 論理回路自動生成装置および論理検証装置 Expired - Lifetime JP3183581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35328992A JP3183581B2 (ja) 1992-12-10 1992-12-10 論理回路自動生成装置および論理検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35328992A JP3183581B2 (ja) 1992-12-10 1992-12-10 論理回路自動生成装置および論理検証装置

Publications (2)

Publication Number Publication Date
JPH06176098A JPH06176098A (ja) 1994-06-24
JP3183581B2 true JP3183581B2 (ja) 2001-07-09

Family

ID=18429831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35328992A Expired - Lifetime JP3183581B2 (ja) 1992-12-10 1992-12-10 論理回路自動生成装置および論理検証装置

Country Status (1)

Country Link
JP (1) JP3183581B2 (ja)

Also Published As

Publication number Publication date
JPH06176098A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
JP3027009B2 (ja) 設計取り込みシステム
JP2020009468A5 (ja)
JP3153403B2 (ja) 半導体集積回路の遅延時間計算装置
US6421823B1 (en) Bidirectional socket stimulus interface for a logic simulator
JP3183581B2 (ja) 論理回路自動生成装置および論理検証装置
Koizumi et al. A proposal for a co-design method in control systems using combination of models
JP3161314B2 (ja) 論理シミュレーション装置および論理シミュレート方法
CN115729218B (zh) 一种多种换挡方式的模型测试方法、装置、设备和介质
JPH09265489A (ja) シミュレーション処理方法
JP2921087B2 (ja) ハードウェアアクセラレータにおける実チップシミュレーション方式
Jimenez et al. Simulation of message data in a testbench for the multifunction vehicle bus
JP2880827B2 (ja) 電力系統訓練シミュレータ
KR20060130256A (ko) 회로 검증 장치, 회로 검증 방법 및 그를 위한 신호 분배방법
JPH05108753A (ja) 論理シミユレーシヨン方式
Dervisoglu Hardware description languages in Great Britain
JPH03288270A (ja) 論理シミュレーション装置
KR20230092654A (ko) 연동데이터 모델링 기반 데이터 모사기 및 모사 데이터 생성 방법
JPH04283868A (ja) 論理検証装置
JPH02122337A (ja) アクセラレータ
JPH0581368A (ja) スキヤンパスにおける双方向端子のモード検証方法
JPH04266167A (ja) 論理演算方式
Thangavel et al. ProcGen-a framework for learning computer architecture
JPS6395579A (ja) デジタル回路の論理シミユレ−シヨン方式
JPH1164451A (ja) 部品個体差による誤動作検出方式
JPH03157781A (ja) 論理回路検証方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12