JPS6370645A - 通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は９通信制御装置に於て、プログラマブルに信号
を発生することができる信号発生装置と。

発生した信号を通信線及び制御線に重畳する回路を備え
たことにより５回線のエラーシミュレーションを内蔵し
たことを特徴とする通信制御装置を実現するものである
。

〔産業上の利用分野〕

本発明は、ある伝送手順に従い、データ伝送を行い通信
を制御する制御装置に係り２通信回線のエラーをシミュ
レーションするための信号発生装置を内蔵した通信制御
装置に関するものである。

〔従来の技術〕

従来１通信回線のイレギュラテス１−に於ては。

例えば送受信データのビット長を変化させるなどしてエ
ラーを発生させ、そのエラーをシミュレートして発生要
因を調査するなど多くの方法が存在するが、これらのエ
ラーシミュレーションは常時発生するエラーに対するも
のである。このため間欠的に発生するエラーをテストす
る場合、第５図従来の回線テストのブロック図で示すよ
う、外部より擬似信号を発生させるビットエラー発生器
２が必要であり、第５図図示通信制御装置４０に於て２
回線テストを行う場合、ビットエラー発生器２を用いて
擬似信号を発生させ、目的とする信号線間にビットエラ
ー発生器２等を挿入又は接続し。

通信回線あるいは通信制御装置４０に発生するエラー状
態に応じ、更にビットエラー発生器２で発生させる信号
や、この信号を加える信号線の選択を行う必要が生し９
通信制御装置４０と通信回線の間の信号線を断続する必
要があった。

このため間欠的なエラーが発生した時と。

同一の回線状態でのテストは行えず、ビットエラー発生
器の出力する信号を通信回線の信号線に接続する都度信
号線の断続を行う必要性があり。

テストの自由度を大きく低下させるものであった。

この様に、ｉｆ！！信制御装置の外部ビットエラー発生
器を接続するものでは、これを自由に設定してシミュレ
ーションすることはできないため１通信動作と同時に行
うビットエラーテストは著しく困難であった。

〔発明が解決しようとする問題点〕

上記従来技術によれば１通信制御装置を用い。

回線のテストを行う場合、１ｆｆｌ信回線上に送る試験
信号を発生させる装置を２通信制御装置に付加して用い
る必要があり２通信回線の試験を行う場合。

試験の自由度を低下させるものであった。又通信動作を
行いながら自由に信号発生装置を操作し設定することが
極めて困難であった。

〔問題点を解決するための手段〕

本発明は、上記問題点の解決を図り、伝送手順を持ちデ
ータ伝送を行う通信制御装置に於て回線のエラーをシミ
ュレートする装置を内蔵するものである。

第１図に本発明の通信制御装置の原理ブロック図を示す
。

第１図に於て５　ヒツトエラー発生器２は、外部よりプ
ログラマブルに出力信号波形を設定することができる信
号発生装置である。

回線制御回路６は、与えられた指令に基き、入出力デー
タ線１４を介し与えられる入出力データや５通信回線を
制御する信号を１通信回線９に通じるデータ線１０ある
いは制御線１１に送受信し。

通信を制御する部分である。

エラー制御部３は、ビットエラー発生器より発生した信
号を２回線制御回路６より、データ線１０あるいは制御
線１１を介し送受信されるデータに重畳し加えるもので
ある。

インターフェイス５は１回線制御装置よりデータ線１０
あるいは制御線１１を介し送受信されるデータを外部へ
の通信回線９に接続するものである。

折返し回路４は、データ線１０及び制御線１１に於て、
上記エラー制御部３と上記インターフェイス５との間に
介在し、上記回線制御回路６より上記エラー制御部３を
介し送信されたデータを。

再び受信データとして送り戻す、自己折返し機能を有す
るものである。

これらの部分で構成された通信制御装置１を用いること
により送受信データ、及び制御信号についても２折回し
回路４の手前に於て、ビットエラー発生器２の出力した
信号を、正常な送信信号に重畳して送出するかあるいは
正常な受信信号に重畳し受信することが可能となる。

又、ビットエラー発生器の出力波形について、第２図、
ビ・７ト工ラー発生器の出力波形で示す、パルス幅、パ
ルス間隔を任意に設定できるようにすることにより、任
意の回線状態を実現することができる。

〔作用〕

本発明によれば、従来回線のエラーシミュレーションを
行う場合に必要であったビットエラー発生器などの擬似
信号発生器を通信制御装置に内蔵し、この擬似信号を信
号線に重畳させるエラー制御部、自己折返し機能を有す
折返し回路を備えることにより２通信制御装置と通信回
線との接続状態を変化させなくとも通常の使用状態と同
一の条件でエラーシミュレーションが可能となる。

このため従来より、多くの手間を必要とした通信状態や
信号線の配線の変更を伴わすともテストが可能となり、
テストの自由度が増す他２通信回線の切断、接続に起因
するエラーの要因の発生を防ぐ効果を有し１間欠的に発
生する回線エラーに関しても、エラー発生の状態をプロ
グラムに設定することにより任意の回線状態を再現でき
２回線エラーシミュレーションを効果的に実現するもの
である。

〔実施例〕

以下１本発明の一実施例を第３図にて詳述する。

第３図は１本発明の一実施例をブロック図にて示したも
のである。第３図に於て２回線制御回路６は、入出力さ
れるデータのシリアル−パラレル変換及び制御信号の作
成を行い２通信回線の制御及びデータの送受信の制御を
行うものである。

通信クロック作成回路８は５通信回線の通信速度に基き
２回線制御回路６に与えるクロック信号を作成するもの
である。

ビットエラー発生回路２．エラー制御部３．折返し回路
４．インターフェイス５は、第１図で示した２、３，４
．５にそれぞれ同一のものであり。

エラー制御部３については例えばＡＮＤゲートで構成さ
れている。

　ｌ　− セレクタ７は９回線制御回路６に与え通信速度を決定す
るクロック信号の選択を１通信クロック作成回路８か、
あるいは外部より通信回線９を介し与えられるクロック
１２がを選択するものである。

この一実施例では、上記により構成され２通信手順Ｒ３
２３２Ｃを用いて通信を行う通信制御装置１を示すもの
であり１本発明の通信制御装置１に於てビットエラー発
生回路２．エラー制御部３゜折返し回路４が本発明を実
施するのに必要な機能ブロックである。

本発明に於て２回線エラーのシミュレーションを行う場
合、シミュレート用いる任意のパルス幅及び周期の波形
を、プログラムプルにヒツトエラー発生器２を用いて発
生させ、エラー制御部３を用いることにより、エラー発
生器２より発生させた信号を１通信回線９に係る全ての
信号線のうち任意の信号線をプログラマブルに設定し重
畳させるものである。

例えば１回線制御回路６よりデータ線１０を介し送信さ
れているデータに、ビットエラー発生器２より発生され
ている信号を重畳し、エラーを発生させる様子を第４回
動作説明図に示す。第４図（１）に於て２回線制御回路
６より出力された正常な送信データ■とビットエラー発
生器２より発生された重畳信号■との論理積演算を行い
、エラーを発生する送信データ■が作成され通信回線９
へ送信される。また、第４図（２）に示すよう送信デー
タ■と重畳信号との論理和演算でも、エラーを発生する
送信データ■を作成できうる。

このように通信制御装置１を構成し、この通信制御装置
１を制御するＭＰＵ１３にて２回線エラーのシミュレー
ションを行うためのビットエラー発生器２．エラー制御
部３折返し回路４の制御を一括して行うことにより、デ
ータの送受信及び制御信号の送受信を行う動作と共に２
回線エラーのシミュレーションを行うことが可能となり
、プログラマブルに設定できるビットエラー発生器２を
。

通信制御装置１に内蔵したことが本発明の特徴である。

〔発明の効果〕

以上詳細に説明した様に本発明の通信制御装置は、ある
伝送制御手順を有する通信制御装置１に於て３回線エラ
ーをシミュレートするため、それぞれプログラマブルに
機能を設定できるビットエラー発生器２．エラー制御部
３．折返し回路４を内蔵したことを特徴とするものであ
る。

このため、従来回線エラーのシミュレートに必要であっ
た外部装置を付加することなしにシミュレーションが可
能となり、　更に２通信プロトコルを用いて動作を行う
場合９例えば受信データに誤りを検出することにより、
否定応答を送信し。

再送信を要求する等の動作を行うが５本発明の装置を用
いることにより、これらを含めたテストを効率的に行う
ことができ、又アプリケーションレベルに於ては１回線
エラーの発生率と、システム全体のスループットを、そ
れぞれ関連させたレベルでのテストも可能となる。　こ
のように２通信制御装置に於て回線のシミュレーション
に関するプログラマブルなビットエラーシミュレーショ
ン機能を内蔵することにより、実際の回線状態に近い形
で、全体的な機能テストを実現させる効果を有するもの
である。

【図面の簡単な説明】 第１図は２本発明の通信制御装置の原理ブロック図。 第２図は、ビットエラー発生器の出力波形。 第３図は１本発明の一実施例。 第４図は、動作説明図。 第５図は、従来の回線テストのブロック図である。 図面に於て。 １．４０は１通信制御装置。 ２は、ビットエラー発生器。 ３は、エラー制御部。 ４は、折返し回路５ ５は、インターフェイス。 ６は２回線制御回路。 ７は、セレクター。 ８は９通信クロック作成回路。 ９は９通信回線。 ＩＯは、データ線。 １１は、制御線。 １２は、クロック。 １３は、ＭＰＵ。 １４日は、入出力データ線。 である。 θ＼、 ≦夛

Claims (1)

1. 【特許請求の範囲】 ある特定の伝送制御手順に従い、データ伝送を行い通信
   を制御する装置に於て、 プログラマブルな信号波形を有し、外部より設定された
   任意のパルス幅、パルス間隔の信号を発生するビットエ
   ラー発生器（２）と、 入力データ線（１４）を介し入出力されるデータを送受
   信し、通信回線を制御する回線制御回路（６）にて制御
   され、データの送受信を行うデータ線（１０）と、通信
   回線の制御を行う制御線（１１）のいずれかあるいは全
   ての信号線に対し、上記ビットエラー発生器（２）より
   発せられた信号を、任意に重畳させるエラー制御部（３
   ）と、 上記データ線（１０）及び制御線（１１）の信号を、外
   部への通信回線（９）と接続するインターフェイス（５
   ）と、上記エラー制御部（３）との間に介在し、上記デ
   ータ線（１０）及び制御線（１１）にあって、上記エラ
   ー制御部（３）を介し、回線制御回路（６）より送出さ
   れた信号を、再び受信信号として送り戻す自己折返し機
   能を有す折返し回路（４）とを備え、任意な信号波形の
   信号をビットエラー発生器（２）よりプログラマブルに
   発生し、この信号をエラー制御部（３）にて、通信回線
   （９）に通じるデータ線（１０）及び制御線（１１）に
   重畳させることにより、通常の動作状態における通信回
   線のエラーシミュレーション機能を持たせたことを特徴
   とする通信制御装置。