JPS6335087A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばビデオテープレコーダ（ＶＴＲ）や
ビデオディスクプレーヤ（ＶＤＰ）等に用いられる時間
軸補正装置に関する。

（従来の技術） 周知のように、ＶＴＲやＶＤＰ等の映像機器では、映像
信号の同期の乱れを補正するために時間軸補正装置を用
いている。この時間軸補正装置の構成及びその動作原理
については、「画像の記録と再生」　（コロナ社）１９
４頁乃至２０４頁にその詳細が記載されているので、こ
こでは第４図に基本構成を示し、第５図にその動作タイ
ミング例を示して簡単に説明する。

すなわち、第４図に示す時間軸補正装置は内部基準信号
を用いた場合のものであり、大きく分けて時間軸補正（
ＴＢＣ）ループ回路Ａと水平同期ＰＬＬ　（位相ロック
・ループ）回路Ｂとで構成される。ＴＢＣループ回路Ａ
は、水平パルス発生器（ＨＤ、ＧＥＮ）１１、水平時間
軸誤差検出器（Ｔ。

ＤＥＴ）１２、サンプル・ホールド回路（Ｓ／Ｈ）１３
及び電圧制御遅延器（ＶＣＤＬ）１４でループを形成し
て構成され、入力映像信号Ｖｉｎの時間軸誤差を検出し
、その検出値に基づいて電圧制御遅延器１４を制御する
ことによって入力映像信号Ｖｉｎの時間軸を補正するも
のである。また、水平同期ＰＬＬ回路Ｂは電圧制御発振
器（ＶＣＯ）１５、位相検波器（Ｐ、ＤＥＴ）１Ｂ、サ
ンプル・ホールド回路（Ｓ／Ｈ）１７及びローパスフィ
ルタ（Ｌ　Ｐ　Ｆ）１８でループを形成して構成され、
上記時間軸誤差検出のための基準時間軸信号ｆＨを得る
ためのものである。

、すなわち、第５図（ａ）に示すように水平同期信号周
波数に誤差を有する映像信号Ｖｌｎを入力した場合、水
平パルス発生器１１により同図（ｂ）に示すように入力
映像信号Ｖｉｎの水平同期信号に同期した水平パルスＨ
Ｄか得られる。この水平パルスＨＤは時間軸誤差検出器
１２、サンプル・ホールド回路１３、ＰＬＬ回路Ｂの位
相検波器１６及びサンプルホールド回路１７に供給され
る。この位相検波器１６は電圧制御発振器１５からの基
準周波数信号を入力し、両者の位相差に対応する電圧信
号を発生するもので、この電圧信号はサンプル・ホール
ド回路１７によって水平パルスＨＤの発生期間でサンプ
ル・ホールドされる。ここでホールドされた電圧はロー
パスフィルタ１８で平均化され、制御電圧として電圧制
御発振器１５に供給される。このため、発振器１５の出
力は水平同期信号の平均周波数信号となる。この信号は
基準信号ｆ１１（第５図（ｃ）に示す）として時間軸誤
差検出器１２に供給される。

この時間軸誤差検出器１２は、第５図（ｄ）に示すよう
に、まず基準信号ｆ　１１の周期に同期する鋸歯状波電
圧信号ＶＳを発生させ、水平パルスＨＤの入力期間の傾
斜を平坦にして出力するもので、この平坦部分の電圧値
はサンプル・ホールド回路１３によって取出され、電圧
制御遅延器１４に供給される。つまり、サンプル・ホー
ルド回路１３の出力ＶＳＨは第５図（ｅ）、（ｆ）に示
すように人力映像信号Ｖｉｎの時間軸誤差を電圧誤差に
変換したものであり、そのホールド電圧ＶＳＩ＋によっ
て電圧制御遅延器１４を制御することにより、入力映像
信号Ｖ旨を第５図（ｇ）に示すように時間軸補正して出
力することができる。

ここで、以上の時間軸補正動作で重要なことは、時間軸
誤差を有する水平パルスＨＤの平均位相と基準信号ｆｉ
ｌの位相とかｎπ（ｎ−０，±１゜土２．・・・）の位
相差を持つことである。第４図に示した装置では、ＨＤ
とｆ　Ｈを位相検波器１６を用いて位相検波しているた
め、上記位相差を容易に得ることができるようになされ
ている。

しかしながら、上記構成による従来の時間軸補正装置で
は、基準信号ｆ　Ｉ＋を得るためにＴＢＣループ回路Ａ
とは独立して水平同期ＰＬＬ回路Ｂを設けているため、
その両方に時間軸を検波するための回路、つまり時間軸
誤差検出器■２及び位相検波器１６を育している。この
ため、回路規模が大きく、また時間軸誤差検波用に必要
な比較的大容量のコンデンサ（数１００［ｐＰコ〜数１
０００［ｐＰコ）を少なくとも２個用いなければならな
い。この場合、集積回路化において上記コンデンサが必
然的に外付部品となるため、少なくともコンデンサ接続
用の端子が２個必要となる。

（発明か解決しようとする問題点） この発明は、従来の装置では回路規模が太きく、集積回
路化において外付部品となる大容量コンデンサが２個必
要だった点を改善し、回路規模が小さくかつ外付部品の
少ない、集積回路化に好適する時間軸補正装置を提供す
ることを目的とする。

［発明の構成］ （問題点を解決するだめの手段） すなわち、この発明に係る時間軸補正装置は、人力映像
信号の水平同期信号に同期した水平パルスを発生する水
平パルス発生手段と、基準周波数信号に対する前記水平
パルスの時間軸誤差を検出して誤差電圧を発生する時間
軸誤差検出手段と、前記誤差電圧に基づいて前記入力映
像信号を遅延することにより時間軸を補正する電圧制御
遅延手段とを有するものにおいて、前記誤差電圧を入力
して基４電圧とレベル比較しその比較結果に基づいて前
記基準周波数信号を生成するようにして構成される。

（作用９ つまり、上記構成による時間軸補正装置４は、時間軸誤
差検出で得られた誤差電圧を利用して基準周波数信号を
生成しているので回路規模を小さくすることができ、ま
た集積回路化において外付部品が１個でよい。

（実施例） 以下、第１図乃至第３図を参照してこの発明の一実施例
を詳細に説明する。但し、第１図において第４図と同一
部分には同一符号を付して示し、ここでは異なる部分に
ついてのみ述べる。

第１図はその構成を示すもので、ＴＢＣループ回路Ａに
ついて従来装置と同様である。これに対して水平同期Ｐ
’Ｌ　Ｌ回路Ｂは、第４図に示した位相検波器１６及び
サンプルホールド回路１７をＴＢＣループ回路Ａの時間
軸誤差検出器１２及びサンプル・ホールド回路１３で代
用し、サンプル・ホールド回路１３の出力ＶＳＨをレベ
ル比較器１９で基準電圧Ｖ　ｒｅｒとレベル比較し、そ
のレベル差に対応する電圧をローパスフィルタ１８を介
して電圧制御発振器１５の制御入力端に供給するように
している。

上記構成において、以下第２図及び第３図を参照してそ
の動作について説明する。尚、ＴＢＣループ回路Ａにつ
いては従来と同様であるので、ここではその説明を省略
する。

まず、水平パルス発生器１１で第２図（ａ）に示すよう
な水平パルスＨＤが得られ、電圧制御発振器１５から同
図（ｂ）に示すような基準信号ｆ　１１が得られている
ものとする。このとき、時間軸誤差検出器１２は、前述
したように、同図（ｃ）に示すように基準信号ｆＨの周
期に同期する鋸歯状波電圧信号ｖＳを発生させ、水平パ
ルスＨＤの人力期間の傾斜を平坦にして出力する。この
平坦部分の電圧値はサンプル・ホールド回路１３によっ
て取出され、電圧制御遅延器、１４に供給されると共に
、レベル比較器１９にも供″給される。

このレベル比較器１９の基準電圧Ｖ　ｒｅ（’は、時間
軸誤差検出器１２の出力ｖＳの最高電位をＶＨ，最低電
位をＶＬとして次式のように設定する。

つまり、この基準電圧Ｖ　ｒｅｆ’の電位は第２図（ｃ
）に示すようになる。このとき、サンプル・ホールド回
路１３のゲインを１　（０［ｄＢ］）とすれば、その出
力ＶＳＨは基準電圧Ｖ　ｒｅｆ’に対して同図（ｄ）に
示すような電圧信号となる。そこで、この電圧信号ＶＳ
Ｈをレベル比較器１９で基準電圧Ｖ　ｒｅｆ’とのし゛
ベル差に対応する電圧信号ＶＣを生成することにより、
入力映像信号Ｖｉｎの時間軸誤差に対応する電圧誤差信
号が得られる。この信号ＶＣは従来のサンプル・ホール
ド回路１７の出力（と一致しているので、この信号ＶＣ
でローパスフィルタ１８を介して電圧制御発振器１５を
制御すれば、入力映像信号Ｖｉｎの水平同期信号を平均
化した基準信号ｆＨが得られる。

第３図に上記水平同期ＰＬＬ回路Ｂの動作をまとめて示
す。第３図において、第１象限は時間軸誤差ｉ出器１２
及びサンプル・ホールド回路１３の伝達特性、第２象限
はレベル比較器１９及びローパスフィルタ１８の伝達特
性、第３象限は電圧制御発振器１５の伝達特性を示して
おり、また第４象限は基準信号ｆ　ＩＩの周波数とθＨ
Ｄ−〇ｆＨとの関係を示している。ここで、θＨＤ−θ
ｒＨは基準信号ｆＨの位相に対する水平パルスＨＤの平
均位相差である。

第３図中点線で示す動作点は水平同期ＰＬＬ回路　。

Ｂの安定点である。例えば、θＨＤ−θｆＨがΔθだけ
変動したとすれば、同図に示すループをたどって、最終
的４に点線で示す安定点に集束する。第２図及び第３図
から明らかなように、水平同期ＰＬＬ回路Ｂの安定点は
水平パルスＨＤと基準信号ｆｌｌとの位相差がπのとき
である。このため、上記装置のＴＢＣループ回路Ａも従
来と全く同様の動作を行なうことになる。

したがって、上記のように構成した時間軸補正装置は、
時間軸誤差検出器１２及びサンプル・ホールド回路１３
を利用して水平同期ＰＬＬ回路Ｂを構成しているので、
従来装置と比較して回路構成が簡単であり、また大容量
コンデンサを必要とするのは時間軸誤差検出器１２にの
みであるから、集積回路化において外付部品が１個とな
り、従来装置と比較して端子数を１個削減することがで
きる。

［発明の効果］ 以上詳述したようにこの発明によれば、回路規模が小さ
くかつ外付部品の少ない、集積回路化に好適する時間軸
補正装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る時間軸補正装置の一実施例を示
すブロック回路構成図、第２図及び第３図はそれぞれ同
実施例の動作を説明するための図、第４図は従来の時間
軸補正装置の構成を示すブロック回路図、第５図は従来
回路の動作を説明するための図である。 Ａ・・・ＴＢＣループ回路、Ｂ・・・水平同期ＰＬＬ回
路、１１・・・水平パルス発生器、１２・・・時間軸誤
差検出器、１３・・・サンプル・ホールド回路、１４・
・・電圧制御遅延器、１５・・・電圧制御発振器、１６
・・・位相検波器、１７・・・サンプル・ホールド回路
、１８・・・ローパスフィルタ、１９・・・レベル比較
器、ＨＤ・・・水平パルス、ｆ　Ｈ・・・基準信号、Ｖ
　ｒｅｆ・・・基準電圧。 出願人代理人　弁理士　鈴江武彦 ＳＨ ↓ ｆ＋　　周ｓｖｌ 第３図

Claims (1)

【特許請求の範囲】
1. 入力映像信号の水平同期信号に同期した水平パルスを発
   生する水平パルス発生手段と、基準周波数信号に対する
   前記水平パルスの時間軸誤差を検出して誤差電圧を発生
   する時間軸誤差検出手段と、前記誤差電圧に基づいて前
   記入力映像信号を遅延することにより時間軸を補正する
   電圧制御遅延手段とを有する時間軸補正装置において、
   前記誤差電圧を入力して基準電圧とレベル比較しその比
   較結果に基づいて前記基準周波数信号を生成する基準周
   波数信号発生手段を具備したことを特徴とする時間軸補
   正装置。