JPS63308621A - 電源制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電源オフをＣＰＵにより制御する電源制御回
路に関する。

〔従来の技術〕

従来から、電源オフ時に後処理を必要とする装置がある
。

例えば、コンピュータ等は電源オフ時に実行中のジョブ
がある場合などがあり、そのジョブの実行を終了し、待
避すべきデータを転送した後、電源をオフする手順が必
要である。

また、通信制御装置等も、電源オフ時に呼がはられてい
る場合は、呼の切断を行い、必要な情報はバック・アッ
プされたメモリへ待避し、自通信制御装置が電源ダウン
しても他の通信制御装置が影響を受けずに正常に動作で
きるようにする必要がある。そこで、このような電源オ
フ時の後処理を確実に実行するため、通常は一電源をオ
フする電源スィッチと、後処理の実行をさせるためボタ
ンとを設け、操作者はこのボタンをオンして、後処理実
行終了の後、ランプの点灯もしくはブザーを鳴らすなど
の知らせを受け、その後、電源スィッチをオフする方法
がとられる。

しかし、この方法の場合、操作者が手順を誤まる可能性
があり、万全な方法とは言えない。

そこで、操作をより簡単にし、ミスを防ぐため、電源ス
ィッチが後処理実行用のボタンを兼ねた方法がある。

第２図は、その方法の一実施例である。

１は商用電源（交流）を、ＩＣ，ＬＳＩ等が使用する電
源（直流）に変換する電源部、２は電源部ｌから電気を
供給されている負荷回路、３は負荷回路２の一部である
中央処理部である。８はコイルに電流を流すことによっ
てリレーをオンさせる電磁リレー、９は２回路連動式の
手動スイッチ（一方シヨード時、他方オーブン）である
。

動作説明すると、まず電源オン時、手動スイッチ９の６
回路をショート（ｅ回路オープン）することによって、
電源部ｌは商用電源が供給されオン状態となり、負荷回
路２に電気を供給する。これにより、中央処理部３は実
行を開始し、電磁リレー８のコイルに電流を流し、ｆ回
路がショートされる。

その後通常動作の実行に移る。

電源オフ時は、手動スイッチ９の６回路をオーブン（８
回路をショート）することによって、中央処理部３に割
込みが入る。その際電磁リレー８の回路Ｃがショートさ
れているため、電源部はオン状態を保持している。

この割込みにより、中央部処理部３は電源オフ前の後処
理を実行し、実行終了後、電磁リレー８のコイルへの電
流を切り、回路ｅをオーブンして電源をオフする。

〔発明が解決しようとしている問題点〕しかしながら、
上記従来例では、電磁リレーと手動スイッチが電源の１
次側になるため、いくつかの問題点が生じる。

最初に、１次側の場合、安全規格が非常に厳しいため部
品の選定に充分注意を払わなければならない。また、電
圧も高いため、リレーやスイッチの接点の開閉時に突入
電流やアーク放電、火花放電が発生するため、接点の消
耗などによる劣化で耐久性に難がある。

この欠点を補うため、上記放電の発生を抑える保護回路
を外付けしなければならない。

更に、電磁リレーはコイルで機械接点を動作させるため
、消費電力もかなり費やす上、可動部の耐久性にも問題
がある。

〔問題点を解決するための手段及び作用〕本発明によれ
ば、負荷回路へ電力を供給する電源の交流ラインの片方
に、ＳＳＲの出力側を介在させ、該ＳＳＲの入力側のｅ
端子に、該ＳＳＲの駆動に要する電力を常時供給するサ
ブ電源を接続し、該ＳＳＲの入力側のｅ端子に、中央処
理装置に制御されるドライブ回路（オーブン・コレクタ
ＩＣ，または同等の機能を果すトランジスタ）の出力端
子と、機械的接点を持つ単極双投のスイッチの一方の接
続端子とを接続し、該スイッチの他方の接続端子はプル
アップし、該ＣＰＵへの割込みに接続され、該スイッチ
の共通接続端子をグランドにした構成により、該スイッ
チを該一方の接続端子側に閉じることにより、該ＳＳＲ
がオンとなり該電源がオンになり、該負荷回路に電力が
供給される手段と、該負荷回路への電力の供給により該
ドライブ回路がオンする手段と、その後、該スイッチを
該他方の接続端子側に閉じることにより該ＣＰＵへ割込
みが入り、該ＣＰＵが該ドライブ回路をオフすることに
よって該ＳＳＲがオフされ該電源がオフされ、該負荷回
路に電力が供給されなくなる手段としたことにより、信
頼性の高い電源制御回路を提供できる。

〔実施例〕

第１図は本発明の実施例である。同図において、■は商
用電源（交流）を、ＩＣ，ＬＳＩ等が使用可能な電源（
直流）に変換する電源部、２は電源部１から電力の供給
を受ける負荷回路、３は負荷回路２の一部の中央処理部
、４はＳＳＲ（ソリッド・ステート・リレー）、５は５
ＳＲ４の入力側に電力を供給するサブ電源、６は電源オ
ン時と電源オフを中央処理部３に知らせる時に使用する
機械的接点を持つ単極双投のスイッチ、７は中央処理部
３からの指令で、５ＳＲ４をオフする際に使用するオー
ブン・コレクタ■Ｃである。

５ＳＲ４は入力信号が印加されている間オン状態となり
、入力信号がなくなるとオフになる無接点リレー素子で
あるが、従来の電磁リレーとまったく同じ機能をもって
いる。特徴としては、マイコンやＩＣで直接駆動可能で
あり、接点や駆動系がないので信頼性が高いことである
。

図３はＳＳＲの内部構成図である。

ｌＯは電気→光変換するフォトトランジスタ、ｌｌは光
→電気変換をする素子であるが、カブラとして、トラン
ジスタ、サイリスタ、トライアックなどがある。

１２はトライアック１３をオン・オフするための点弧回
路である。

図４はＳＳＲのタイミング・チャートである。

ＳＳＲ入力電圧がオンすると、トライアック１３がオン
し、ＳＳＲ出力間がショートし、電圧がＯ（Ｖ）になる
。また、ＳＳＲ入力電圧がオフすると、トライアック１
３がオフし、ＳＳＲ出力間がオーブンする。

更に、ＳＳＲには図５のように、ゼロ電圧スイッチ型の
ＳＳＲがある。

１０は発光回路、１１は受光回路、１３はトライアック
、１４は印加される入力信号の位相を問わず、つねに交
流電源のゼロ電圧の近（でオン、負荷電流のゼロ近（で
オフになるよう制御する非ゼロ電圧時点弧制御回路であ
る。図６はタイムチャートである。

このゼロ電圧スイッチ型のＳＳＲは突入電流および過渡
電圧が抑制され、ノイズの悪影響を抑えることができる
。

図７は本発明の動作タイミングを示している。

まず、スイッチ６をｂ−ｃ間ショート（ａ−ｃ間オープ
ン）にすると、５ＳＲ４の入力側がオン状態になり、５
ＳＲ４の出力側がショートする。

これにより、電源部ｌの入力側に商用電源を供給するＡ
Ｃラインが接続され、電源部１へ電力が供給され、電源
部１は負荷回路２へ電力を供給する。その際、中央処理
部３のｍ信号は、電源リセットによりｍ＝”Ｈ”に確定
され、保持される。その後、電源リセットが解除される
と、負荷回路２はプログラムに従い、中央処理部の制御
の下で、通常動作を開始する。

また、スイッチ６のａ−Ｃ間がオーブンなので、抵抗Ｒ
１のプルアップにより、中央処理部３の割込み入力信号
であるＲ１信号は、“Ｈ”レベルに保持される。

次に、スイッチ６をａ−Ｃ間ショート（ｂ−ｃ間オープ
ンにすると、団子信号は“Ｈ”から“Ｌ”へ遷移し、そ
の立ち下がりエツジにより、中央処理部３に割込みが入
り、中央処理部３はこの割込みをスイッチ６からのＩＮ
Ｔ信号の割込みであることを認識し、電源オフ前の後処
理を開始する。後処理は装置によって内容が異なるため
限定はしない。例として通信制御装置の場合について述
べる。

図８はパケット交換網と接続した装置が呼をはり、デー
タを転送し、呼を切るまでの過程の中の各種パケットの
流れを示している。

このケースでは、スイッチ６から電源オフ要求が中央処
理部３にｆｆｉ信号により知らされた場合、呼がはって
あればデータを転送終了し呼を切り、最後にＤＩＳＣコ
マンドを送りＶＡレスポンスを受けた後、電源をオフす
るという後処理がある。また、電源オフ要求があった時
、ただちにＤＩＳＣコマンドを送り、ｖＡレスポンスを
受けて、電源をオフするだけでもよい。

図９はローカル・エリア・ネットワークのトークン・パ
ッシング方式による通信制御装置の場合の一連の動作の
概要をフローチャートで示している。

この例の場合は、電源オフ要求があるか否かの判別で、
ｙｅｓの方へ分岐したフローチャートが後処理に相当す
る。

つまり、電源オフ要求があった場合、自分宛にトークン
がきた時、同報で自ノードがネットワークから切り離さ
れる旨をネットワークに参加しているすべてのノードに
知らせ、その後トークンを次のノードに譲与して電源を
オフしにいくという後処理をする。

それ以外にもデータの転送履歴や、エラー情報などを電
源のバックアップしであるメモリに書き込むという後処
理もある。こうした後処理中において、ＳＳＲはスイッ
チ６のｂ−ｃ間がオーブンになっても、前述したように
中央処理部３のＯＦＦ信号が電源立ち上げから“Ｈ”に
保持されているためオ−ブン・コレクタＩＣ７は“Ｌ′
を保持し、５ＳＲ４はオン状態を保つことができる。

その後、後処理が終了すると、中央処理部は電源をオフ
する動作に移り、のＪ信号を“Ｈ”から“Ｌ”に遷移す
る。

これにより、オーブン・コレクタ７は“Ｌ″から“Ｈ”
となり、スイッチ６のｂ−ｃ間もオーブンであることか
ら、５ＳＲ４の入力側は、オフ状態となり、５ＳＲ４の
出力間をオーブンする。

よって、ＡＣラインは接続を断たれ、電源部１は電力が
供給されなくなり、負荷回路の電源がオフする。

サブ電源については、電源オン時は５ＳＲ４の発光回路
ｌＯをオン状態に保つため電力を常時供給しなければな
らないが、電源オフ時には回路が断たれるため、発光回
路ｌＯへは電流が流れず消費電力はない。

更に、スイッチ６を図１０に示すようなタイミングで操
作すると、中央処理装置がストール状態に陥るという欠
点が図１の実施例の場合にはあった。

そのタイミングについて図１０により説明する。

まず、電源オン時のタイミングは、図７と同様なので説
明を省く。

次に、電源をオフするため、スイッチ６のａ−ｃ間をシ
ョートし、スイッチ６のｂ−ｃ間をオーブンすると、中
央処理装置３のσ子信号が立ち下がり、割込みが入る。

中央処理装置３がこの割込を認識すると後処理に入る。

この後処理の最中に、電源オンの操作をしてスイッチ６
のａ−ｃ間をオーブンし、スイッチ６のｂ−ｃ間をショ
ートする場合がある。

この場合には、その後、中央処理装置３が後処理を終了
して、ＯＦＦ信号を”Ｌ”レベルにしてドライバー回路
の出力を“Ｈ”レベルにしたとしても、スイッチ６のｂ
−ｃ間がショートしていることから、５ＳＲ４の入力側
はスイッチ６によりオン状態のままであり、電源もオン
であり、負荷回路も電源がおちない。

しかし、中央処理装置３は、スイッチ６のａ−ｃ間がシ
ョートからオーブンに変化しただけなので、叡コ信号か
らの割込みは発生せず、すべて順調に終了したものとし
て電源がオフされるのを待ち続ける。

よって、電源スィッチ６がオンで、電源のオンであるが
、内部の動作がストール状態になるというケースがあっ
た。

このような問題を解決した電源制御回路を図１１に示す
。

１５はスイッチ６のオン／オフで発生するチャタリング
を防止するチャタリング防止回路、１６はフリップ・フ
ロップ１６で、リセットによりクリアされるためＱ出力
が“Ｈ”レベルとなり、それによってオーブン・コレク
タ７の出力は′Ｌ”レベルとなり、中央処理装置３から
の制御でフリップ・フロップ１６のＣＫ端子に入力する
ことでフリップ・フロップ１６のＱ出力は“Ｌ”になり
、それによってオーブン・コレクタ７の出力は“Ｈ”レ
ベルとなる。

１７はアドレス・バスとデータ・バスをデコードしてフ
リップ・フロップ１６のＣＫ端子へ出力するデコーダで
ある。

１８はリセット回路で、Ｒ５ＴＩＮ信号がＬ″になると
、「口１で子信号が“Ｌ”になる。

このリセット回路は図１２に示すような構成をしており
、電源オン時のリセットとしても動作する。

その際のリセット期間はＲ７，Ｒ８，Ｃ２による時定数
で決まる。このリセット期間は、Ｒ５ＴＩＮ信号が“Ｌ
“から“Ｈ”に変化した時点からに丁子で１ゴゝ信号が
“Ｌ”から“Ｈ”に変化する時点までの期間でもある。

１９はＡＮＤ回路で、ボタン・スイッチＢ１がショート
した時とフリップ・フロップのＱ出力の“Ｌ”のときに
、リセット回路１８のｒ信号が“Ｌ”になるようにＯＲ
条件を作り出している。

次にこの図１１の電源制御回路の動作説明をする。

まず、電源オンの操作により、スイッチ６のｂ−ｃ間を
ショート（ａ−ｃ間はオーブン）する。これにより、５
ＳＲ４の入力のｅ端子がＧＮＤになるため発光回路１０
に電流が流れ、５ＳＲ４のトライアック１３がショート
し電源部ｌの・入力側へ商用電源（交流）が供給され、
それを受けて電源部１は負荷回路２へ電源を供給する。

負荷回路２が電源を供給されるとリセット回路１８は電
源リセット機能が働き、Ｒ３”ＩＴ円了信号が前述した
リセット期間だけ“Ｌ”レベルになり、その後ｆｆ信号
が“Ｌ″になるまで“Ｈ”になる。このリセット回路１
８の［信号によりフリップ・フロップ１６はクリアされ
、Ｑ信号の出力は′Ｈ″となり、オープン・コレクタ７
は“Ｌ”レベルを出力するため、スイッチ６とオープン
・コレクタ７の両方で５ＳＲ４のｅ端子を“Ｌ”にし、
５ＳＲ４をオン状態にしている。

また、リセット回路１８は負荷回路２をすべてリセット
しているため、このリセットが解除されることによって
、中央処理装置３は言うまでもなく負荷回路２が通常動
作を開始する。

その後、電源オフの操作をするわけであるが、このタイ
ミングは図７と同様なので説明を省く。

ここで、中央処理装置３がスイッチ６からの耐重信号へ
の割込みを受け、後処理実行中に、再び電源オンの操作
により、スイッチ６のａ−ｃ間をオープン、ｂ−ｃ間を
ショートすると、図１０のタイミングチャートのように
中央処理装置３は、−子信号は“Ｌ″から“Ｈ”変化す
るだけなので割込みは入らず、そのまま後処理を続行し
、終了すればフリップ・フロップ１６のクロック端子に
パルスを入れてＱ信号を“Ｌ”にするだけである。

図１の構成の場合は、このままストール状態になってい
た。しかし、図１１の構成の場合は、更にフリップ・フ
ロップ１６のＱ端子がボタン・スイッチＢ１とオア条件
でリセット回路１８のｆｆ信号に入力されるため、先程
述べたようにＱ端子が“Ｌ″レベルなった場合、ｒｒ■
玉信号が“Ｌ”となり、リセット回路１８のｍ−τ子信
号も“Ｌ”となり、負荷回路２すべてにリセットがかか
ることになる。

つまり、電源がオン状態のままで、中央処理装置３に割
込みが入らない場合においてもリセットはかかるので、
ストール状態になるのを防ぐことができる。

リセット回路１８のに１１］Σｒ］１信号によってフリ
ップ・フロップ１６のＱ出力は“Ｈ”になり、よってＷ
ｒ口玉信号は“Ｈ”レベルになる。

その後、リセット期間経過するとＲＳＴＯＵＴ信号は“
Ｌ”からＨ“になり、リセットが解除されるため負荷回
路２はすべて通常動作を開始する。以上述べた動作タイ
ミングを示したのが図１３である。

図１０と比較すると、中央処理装置３が５ＳＲ４をオフ
しにいく際に、同時にリセットもかけにいくところが明
らかに異なる。

〔発明の効果〕

以上説明したように、本発明はＳＳＲをリレーやスイッ
チの代わりに使用したことで、接点部や駆動部の消耗や
劣化による耐久性や信頼性の心配はなくなった。

更に、ＳＳＲはのオン／オフが電気的なので、ゼロ電圧
スイッチ時にスイッチのオン、オフをするような制御も
容易で、そのようなゼロ電圧スイッチ型ＳＳＲを用いて
、リレーやスイッチでは対策が難かしいとされていた突
入電流や過渡電圧も抑制でき、それにより発生するノイ
ズの影響も大幅に軽減できた。また、単極双投スイッチ
は、２次側電源の回路になるので厳しい制約条件もない
。更に、電源オン時は、単極双投スイッチの一方のショ
ートで行うため、バック・アップしておかなければなら
ない電気回路はない。また、そのスイッチがショートし
ている間は、電気回路の誤動作で電源がオフしてしまう
ことはない。

更に、そのスイッチの操作方法の制限条件もなく、確実
に動作可能になった。

よって本発明により、信頼性、耐久性が高く、スイッチ
の操作による誤動作のない電源制御回路を容易に提供で
きる。

【図面の簡単な説明】

第１図は本発明の実施例１の電源制御回路の構成図、 第２図は従来の電源回路の構成図、 第３図はＳＳＲの内部構成図、 第４図は第３図のＳＳＲのタイミング波形図、第５図は
ゼロ電圧スイッチ型ＳＳＲの内部構成図、第６図は第５
図のＳＳＲのタイミング波形図、第７図は本発明の電源
制御回路のタイムチャート、第８図はパケット交換網に
おけるデータ転送の通信手順を示す図、 第９図はローカル・エリア−ネットワークのト一クン・
パッシング方式のフローチャート図、第１０図は実施例
１における誤動作タイムチャート、 第１１図は本発明の他の実施例の電源制御回路、第１２
図はリセット回路の内部構成図、第１３図は第１１図に
おけるタイムチャートである。

Claims (1)

【特許請求の範囲】
1. 電源の投入・切断を制御するスイッチング素子と単極双
   投の機械スイッチと中央処理装置が駆動するドライバ回
   路とで該スイッチング素子を制御するよう構成され、電
   源投入時は、該機械スイッチをオンにしてスイッチング
   素子をオンさせ、電源切断時は、該機械スイッチをオフ
   させ該中央処理装置へ知らせ、それを受けて該中央処理
   装置が電源切断前の後処理を実行し、後処理が終了する
   と該ドライバ回路をオフし、スイッチング素子をオフさ
   せ、それと同時に、リセット回路も動作するようにした
   ことを特徴とする電源制御回路。